RU2172566C2

RU2172566C2 - Device demodulating and decoding video signals

Info

Publication number: RU2172566C2
Application number: RU98102393A
Authority: RU
Inventors: Джон Сидни СТЮАРТ
Original assignee: Томсон Конзьюмер Электроникс, Инк.
Priority date: 1995-07-12
Filing date: 1996-06-28
Publication date: 2001-08-20

Abstract

FIELD: digital processing of signals. SUBSTANCE: invention deals with demodulation and decoding of video signals encoded in correspondence with different standards for satellite or ground communication. Proposed device incorporates adaptive demodulator and adaptive decoder to receive demodulated and decoded output data from video signal encoded for satellite, land or cable transmission. Demodulator reconstructs demodulated output data with use of adaptive reconstruction circuit of synchronization and adaptive reconstruction circuit of carrier which includes selected limiter. In addition automatic gain control circuit of demodulator generates output signal controlling gain factor as function of difference between signals received before and after limiter. Demodulator can have detector of quality of signal that employs signals of reconstruction circuit of carrier to evaluate error in demodulated output data. Detector generates output signal decoded by Viterbi algorithm from demodulated output data with the use of selected decoder of code transmission rate. EFFECT: expanded functional capabilities by way of provision for processing of different types of function of demodulation and decoding. 18 cl, 6 dwg

Description

Изобретение относится к области цифровой обработки сигнала и более конкретно к демодуляции и декодированию видеосигналов, кодированных в соответствии с разными стандартами для спутниковой или наземной передачи. The invention relates to the field of digital signal processing, and more particularly to demodulation and decoding of video signals encoded in accordance with different standards for satellite or terrestrial transmission.

Цифровые телевизионные системы для наземного или спутникового вещания модулируют и кодируют полные телевизионные сигналы для передачи различными способами и в разных форматах сигнала. Конкретный способ и соответствующий формат могут быть предписаны согласованными международными техническими условиями. Одним из этих технических условий, подготовленных для Европейской спутниковой системы связи, являются "Технические условия системы базовой линии модуляции/кодирования канала для спутникового цифрового многоканального телевидения" Европейского Союза вещания от 19 ноября 1993. Эта система также известна под названием прямого вещания видеосигналов (ПВВС) и служит для распределения как спутниковых сигналов, так и сигналов кабельного телевизионного вещания. Другой системой передачи, уже используемой в Соединенных Штатах и определяемой патентованными коммерческими техническими условиями, является цифровая спутниковая система (ЦСС). Но, будь ли формат передачи сигнала общепризнанным стандартом или патентованной технической спецификацией - приемное устройство видеосигналов все же должно обладать возможностями приема передаваемого формата сигнала. Система для приема различных передаваемых форматов сигнала в рамках разных типов передачи, таких, как спутниковая, наземная и кабельная передача, раскрыта в патенте США N 5497401 Дж. Стюарта "Компьютер метрики ветвления для декодера Витерби сверточного декодера перфорированного и прагматического решетчатого кода, используемого для многоканального приемника спутниковых, наземных и передаваемых по кабелю сжатых цифровых телевизионных данных с прямым исправлением ошибок". Digital television systems for terrestrial or satellite broadcasting modulate and encode complete television signals for transmission in various ways and in different signal formats. A specific method and appropriate format may be prescribed by agreed international specifications. One of these technical specifications prepared for the European satellite communication system is the Technical Specifications of the Channel Modulation / Coding Baseline System for Satellite Digital Multichannel Television of the European Broadcasting Union of November 19, 1993. This system is also known as Direct Video Broadcast (PVVS). and serves to distribute both satellite signals and cable television broadcasting signals. Another transmission system already in use in the United States and defined by proprietary commercial specifications is the Digital Satellite System (DSS). But, whether the signal transmission format is a universally recognized standard or a patented technical specification, the video signal receiving device must still be able to receive the transmitted signal format. A system for receiving various transmitted signal formats within different transmission types, such as satellite, terrestrial and cable transmission, is disclosed in US Pat. No. 5,497,401 to J. Stuart, “Branching Metric Computer for the Viterbi Decoder of a convolutional decoder for perforated and pragmatic trellised code used for multi-channel receiver of satellite, terrestrial and cabled compressed digital television data with direct error correction. "

Приемник видеосигналов использует функции демодуляции и декодирования, относящиеся к принимаемому конкретно формату сигнала. Функция демодуляции зависит от типа модуляции, формы сигнала и скорости передачи данных, используемых передающей системой, и также зависит от следующего: требуется ли единый или дифференцированный выходной сигнал. Функция декодирования зависит от типа кодирования, скремблирования, перемежения и скорости передачи кода, используемых кодером передающей системы. The video receiver uses demodulation and decoding functions related to the particular received signal format. The demodulation function depends on the type of modulation, waveform and data rate used by the transmitting system, and also depends on whether a single or differentiated output signal is required. The decoding function depends on the type of encoding, scrambling, interleaving, and code rate used by the encoder of the transmitting system.

Согласно настоящему изобретению схема обработки сигнала имеет множественные функции демодуляции и декодирования в рамках системы обработки цифрового полного телевизионного сигнала. В соответствии с принципами данного изобретения схема обработки цифрового сигнала обеспечивает адаптивные схемы демодуляции и декодирования, включающие разные типы функции демодуляции и декодирования. According to the present invention, a signal processing circuit has multiple demodulation and decoding functions within a digital full television signal processing system. In accordance with the principles of the present invention, the digital signal processing circuitry provides adaptive demodulation and decoding schemes including various types of demodulation and decoding functions.

В системе для приема и обработки сигнала несущей, модулированного посредством видеоинформации в одном из нескольких возможных форматов модуляции, используемых в спутниковой, наземной или кабельной передаче, демодулятор, согласно изобретению восстанавливает видеоинформацию. Демодулятор содержит схему восстановления синхронизации для восстановления данных синхронизации из модулированного сигнала несущей. Демодулятор также содержит адаптивную схему восстановления несущей, которая использует эти данные синхронизации для восстановления видеоинформации. В схеме восстановления несущей выбираемая сеть ограничителя прилагает один набор из нескольких возможных наборов порогов принятия решения к данным, получаемым схемой восстановления несущей, для восстановления видеоинформации. In a system for receiving and processing a carrier signal modulated by video information in one of several possible modulation formats used in satellite, terrestrial or cable transmission, a demodulator according to the invention restores video information. The demodulator comprises a synchronization recovery circuit for recovering synchronization data from a modulated carrier signal. The demodulator also includes an adaptive carrier recovery scheme that uses this synchronization data to restore video information. In the carrier recovery scheme, the selector limiter network applies one set of several possible sets of decision thresholds to the data obtained by the carrier recovery scheme for recovering video information.

Согласно одному из существенных признаков изобретения, адаптивный декодер получает декодированные выходные данные из восстановленной видеоинформации. According to one of the essential features of the invention, the adaptive decoder receives decoded output from the reconstructed video information.

В соответствии с еще одним аспектом изобретения детектор качества сигнала использует сигналы схемы восстановления несущей для оценки ошибки в восстановленной видеоинформации. Адаптивную схему восстановления несущей автоматически конфигурируют для совместимости с модулированной несущей видеосигналов при реагировании на оценку ошибки. In accordance with another aspect of the invention, the signal quality detector uses carrier recovery circuitry signals to estimate errors in the reconstructed video information. An adaptive carrier recovery circuit is automatically configured for compatibility with the modulated video carrier in response to an error estimate.

В дальнейшем изобретение поясняется описанием конкретного варианта его воплощения со ссылками на сопровождающие чертежи, на которых:
фиг. 1 изображает блок-схему устройства для демодулирования и декодирования сигналов, кодированных в форматах ЦСС и ПВВС, согласно изобретению;
фиг. 2 - блок-схему элементов устройства, конфигурированных для демодулирования и декодирования ЦСС-формата спутникового сигнала, согласно изобретению;
фиг 3 - блок-схему элементов устройства, конфигурированных для демодулирования и декодирования ПВВС-формата спутникового сигнала, согласно изобретению;
фиг. 4 - блок-схему функциональных элементов устройства, конфигурированных для демодулирования и декодирования ПВВС-формата кабельного сигнала, согласно изобретению;
фиг. 5 - подробную блок-схему демодулирующего устройства, согласно изобретению;
фиг. 6 - блок-схему функции вычисления ошибки автоматического регулирования усиления демодулирующего устройства, согласно изобретению.The invention is further explained in the description of a specific variant of its embodiment with reference to the accompanying drawings, in which:
FIG. 1 shows a block diagram of a device for demodulating and decoding signals encoded in DSS and PVVS formats, according to the invention;
FIG. 2 is a block diagram of device elements configured for demodulating and decoding a DSS format of a satellite signal according to the invention;
Fig 3 is a block diagram of elements of a device configured for demodulating and decoding the PVVS format of a satellite signal according to the invention;
FIG. 4 is a block diagram of the functional elements of the device configured for demodulating and decoding the PVVS format of the cable signal, according to the invention;
FIG. 5 is a detailed block diagram of a demodulating device according to the invention;
FIG. 6 is a block diagram of a function for calculating an error of automatic gain control of a demodulating device according to the invention.

Конкретно, данная система для демодулирования и декодирования сигналов разных форматов сигнала, таких, как спутниковые и кабельные полные телевизионные сигналы, выполнена с возможностью быть конфигурируемой для демодулирования и декодирования сигналов в спутниковых-ЦСС, спутниковых-ПВВС или кабельных-ПВВС форматах сигнала. Это достигается доведением до максимума использования функций, которые являются общими для процесса демодулирования и декодирования этих трех форматов сигнала. Это также достигается посредством надлежащего подбора, выполнения и межсоединения функций демодулирования и декодирования. Specifically, this system for demodulating and decoding signals of various signal formats, such as satellite and cable full television signals, is configured to be demodulated and decoding signals in satellite-DSS, satellite-PVVS or cable-PVVS signal formats. This is achieved by maximizing the use of functions that are common to the demodulation and decoding process of these three signal formats. This is also achieved through the proper selection, execution, and interconnection of demodulation and decoding functions.

Модулированную видеоданными несущую принимают антенной 15 (фиг. 1), обрабатывают и преобразуют в цифровую форму схемой 20. Полученный таким образом цифровой выходной сигнал декодируют демодулятором 10 и декодируют декодером 12. Выходной сигнал из декодера 12 далее обрабатывают для получения расширенных после сжатия выходных видеоданных, используемых для отображения устройством отображения. Как демодулятор 10, так и декодер 12 являются адаптивными схемами демодуляции и декодирования, включающими в себя разные типы функций демодуляции и декодирования, которые выбираются микроконтроллером 105 через интерфейс 100. Как демодулятор 10, так и декодер 12 конфигурируют сигналом управления от интерфейса 100 микроконтроллера. Состояние сигнала управления, обеспечиваемого интерфейсом 100, определяют сигналами, направляемыми микроконтроллером 105 к интерфейсу 100. Демодулятор 10 и декодер 12 (фиг. 2) конфигурируют для приема ЦСС-формата спутникового сигнала. В другом варианте демодулятор 10 и декодер 12 (фиг. 3,4) конфигурируют для приема спутникового-ППВС и кабельного-ППВС форматов сигнала соответственно. Как конфигурируемый демодулятор 10, так и конфигурируемый декодер 12 можно преимущественно разместить в одном устройстве обработки сигналов, например, таком, как интегральная схема. The carrier modulated by the video data is received by the antenna 15 (Fig. 1), processed and digitized by the circuit 20. The digital output signal thus obtained is decoded by the demodulator 10 and decoded by the decoder 12. The output signal from the decoder 12 is further processed to obtain expanded after compression video output, used for display by the display device. Both demodulator 10 and decoder 12 are adaptive demodulation and decoding schemes including various types of demodulation and decoding functions, which are selected by microcontroller 105 via interface 100. Both demodulator 10 and decoder 12 are configured with a control signal from microcontroller interface 100. The state of the control signal provided by the interface 100 is determined by the signals sent by the microcontroller 105 to the interface 100. The demodulator 10 and the decoder 12 (Fig. 2) are configured to receive the DSS format of the satellite signal. In another embodiment, the demodulator 10 and the decoder 12 (Fig. 3,4) are configured to receive satellite-PPVS and cable-PPVS signal formats, respectively. Both the configurable demodulator 10 and the configurable decoder 12 can advantageously be placed in one signal processing device, for example, such as an integrated circuit.

Конфигурируемый демодулятор 10 обеспечивает функции, необходимые для демодулирования каждого из ЦСС- и ПВВС-форматов сигнала. Основными функциями демодулятора 10 являются восстановление и слежение за частотой несущей, восстановление частоты тактовых импульсов передаваемых данных и восстановление самих видеоданных. Помимо этого демодулятор содержит схему автоматического регулирования усиления (фиг. 5), чтобы установить необходимый коэффициент преобразования аналоговых входных данных в аналого-цифровые в блоке 20. Функции демодулятора осуществляют блоки 25, 30, 35, 40 и 45. Операции восстановления синхронизации, восстановления несущей, операции ограничителя и дифференциального декодера по отдельности известны и изложены, например, в ссылке "Цифровая связь". Ли и Мессершмидт, Клувер Академик Пресс, Бостон, США, 1988. A configurable demodulator 10 provides the functions necessary for demodulating each of the DSS and PVVS signal formats. The main functions of the demodulator 10 are restoration and tracking of the carrier frequency, restoration of the clock frequency of the transmitted data and restoration of the video data itself. In addition, the demodulator contains an automatic gain control circuit (Fig. 5) to set the required conversion factor of analog input data into analog-to-digital in block 20. The functions of the demodulator are carried out by blocks 25, 30, 35, 40, and 45. Synchronization restoration, carrier recovery operations , the operation of the limiter and the differential decoder individually are known and set forth, for example, in the link "Digital communication". Lee and Messerschmidt, Clover Academic Press, Boston, USA, 1988.

Различные функциональные характеристики демодулятора 10 в трех режимах формата сигнала даны в табл. 1. Various functional characteristics of the demodulator 10 in three modes of the signal format are given in table. 1.

Демодулятор 10 согласует различия в частоте тактовых импульсов передачи данных, выравнивании амплитудно-частотной характеристики с управлением по входному воздействию, выравнивании амплитудно-частотной характеристики по принципу решающей обратной связи, коэффициенте излишнего расширения полосы частот, типе модуляции, совокупности символов и декодировании для трех форматов входного сигнала, представленных в табл. 1. Различие в частоте тактовых импульсов согласуют за счет того, что система обладает возможностью работать на самых высоких и самых нижних частотах тактовых импульсов передачи данных трех форматов входных сигналов. Прочие различия согласуют конфигурированием соответствующих функций демодуляции согласно изложенному ниже. Demodulator 10 reconciles differences in the frequency of data transmission clock pulses, equalization of the amplitude-frequency characteristic with input control, equalization of the amplitude-frequency characteristic according to the principle of decisive feedback, excess bandwidth expansion coefficient, modulation type, character combination, and decoding for three input formats signal presented in table. 1. The difference in the frequency of clock pulses is coordinated due to the fact that the system has the ability to operate at the highest and lowest clock frequencies of data transmission of the three input signal formats. Other differences are agreed upon by configuring the corresponding demodulation functions as described below.

Входной сигнал от антенны 15 (фиг. 5) принимают, преобразуют в цифровую форму и обрабатывают входной схемой 20. Схема 20 содержит радиочастотное (РЧ) настроечное устройство и смеситель промежуточной частоты (ПЧ) и каскады усиления 200 для преобразования с понижением частоты входного видеосигнала до полосы более нижних частот, который можно использовать для дальнейшей обработки. Схема 20 также содержит усилитель с регулируемым коэффициентом усиления 205 и схему разделения фазы 207. Схема разделения фазы разделяет принимаемый видеосигнал на квадратурные составляющие I и Q. Усилитель 205 устанавливает соответствие составляющих I и Q для преобразования в цифровую форму аналого-цифровыми преобразователями 210 в схеме 20. Сигнал автоматической регулировки усиления (АРУ) для усилителя 205 формирует схемой детектора ошибки АРУ 270, которая описывается ниже. Цифровой сигнал из блока 210 подают на мультиплексор 215 демодулятора 10. The input signal from the antenna 15 (Fig. 5) is received, digitized and processed by the input circuit 20. The circuit 20 contains a radio frequency (RF) tuning device and an intermediate frequency mixer (IF) and amplification stages 200 for down-converting the input video signal to lower frequency bands that can be used for further processing. The circuit 20 also includes an adjustable gain amplifier 205 and a phase separation circuit 207. The phase separation circuit divides the received video signal into quadrature components I and Q. The amplifier 205 matches the components I and Q for digitalization by analog-to-digital converters 210 in circuit 20 The automatic gain control (AGC) signal for amplifier 205 generates an AGC 270 error detector circuit, which is described below. A digital signal from block 210 is supplied to multiplexer 215 of demodulator 10.

В спутниковом режиме (ЦСС или ПВВС) мультиплексор 215, в соответствии с определением сигнала управления, направляет преобразованные в цифровую форму видеосигналы от схемы 20 к вращателю 225 и обходит корректор выравнивания амплитудно- частотной характеристики с управлением по входному воздействию (АЧХУВВ) в блоке 220. В кабельном режиме мультиплексор 215, в соответствии с определением сигнала управления, направляет преобразованные в цифровую форму сигналы к вращателю 225 (например, к комплексному умножителю) через корректор АЧХУВВ блока 220. Корректор АЧХУВВ является адаптивным цифровым фильтром типа КИХ (импульсная характеристика с конечной длительностью) и компенсирует такие возмущения канала передачи, как неоднородности частоты/фазы. In satellite mode (DSS or PVVS), the multiplexer 215, in accordance with the definition of the control signal, sends digitally converted video signals from the circuit 20 to the rotator 225 and bypasses the equalization corrector of the amplitude-frequency characteristic with input control (AFCAA) in block 220. In cable mode, the multiplexer 215, in accordance with the definition of the control signal, sends the digitized signals to the rotator 225 (for example, to a complex multiplier) through the corrector AFCAA of block 220. Corr Ktorov ACHHUVV is an adaptive FIR type digital filter (finite impulse response duration) and compensates for transmission channel perturbations such as frequency inhomogeneity / phase.

Выходные данные от мультиплексора 215 обрабатывают системой восстановления несущей, состоящей из блоков 225, 220, 230, 30, 35, 40, 265, 260 и 255, для восстановления видеоинформации полосы частот модулирующих сигналов. Данные из блока 215 являются последовательностью символов в виде комплексных квадратурных составляющих I и Q на входе во вращатель 225 системы восстановления несущей. Эта последовательность символов является последовательностью двоичных данных, в которой каждый символ представлен присвоенными цифровыми величинами. Известно, что набор символов можно представить как набор точек, называемый совокупностью сигналов. ЦСС- и ПВСС-форматы спутникового сигнала используют 4-точечную совокупность символов квадратурной манипуляции фазовым сдвигом (КМФС); ПВВС-формат кабельного сигнала использует 64- или 256-точечную совокупность символов квадратурной амплитудной модуляции (КАМ). Система восстановления несущей компенсирует смещение точки символа и вращение точки символа, обусловленные дрожанием фазы и частоты в частоте несущей, имевшим место в канале передачи. Это осуществляют выделением сигнала ошибки из восстановленных данных, после чего сигнал ошибки прилагают к входным данным системы для компенсирования дрожания фазы и частоты с помощью комплексного умножителя (вращателя 225). Каждую из функций элементов системы восстановления несущей выполняют для обеих комплексных составляющих сигнала I и Q с помощью известных способов обработки сигнала. The output from the multiplexer 215 is processed by the carrier recovery system, consisting of blocks 225, 220, 230, 30, 35, 40, 265, 260 and 255, to restore the video information of the frequency band of the modulating signals. Data from block 215 is a sequence of characters in the form of complex quadrature components I and Q at the input to the rotator 225 of the carrier recovery system. This character sequence is a binary data sequence in which each character is represented by assigned numerical values. It is known that a character set can be represented as a set of points, called a set of signals. DSS and PVSS satellite signal formats use a 4-point set of symbols for quadrature phase shift keying (CMFS); The PVVS cable signal format uses a 64- or 256-point set of quadrature amplitude modulation (QAM) symbols. The carrier recovery system compensates for the shift of the symbol point and the rotation of the symbol point due to jitter of phase and frequency in the carrier frequency that has occurred in the transmission channel. This is accomplished by extracting the error signal from the reconstructed data, after which the error signal is applied to the input data of the system to compensate for phase and frequency jitter using a complex multiplier (rotator 225). Each of the functions of the elements of the carrier recovery system is performed for both complex signal components I and Q using known signal processing methods.

Комплексная функция вращателя 225 умножает выходные данные блока 215 на составляющие компенсации от генератора, управляемого напряжением (ГУН), 255 для получения компенсированных данных в качестве выходного сигнала. The complex function of the rotator 225 multiplies the output of block 215 by compensation components from a voltage controlled oscillator (VCO), 255 to obtain compensated data as an output signal.

Компенсированные данные от вращателя 225 направляют к ограничителям 30 и 35 через мультиплексор 230. В спутниковом режиме сигнал управления обусловливает обход мультиплексором 230 корректора выравнивания АЧХ по принципу решающей обратной связи (АЧХРОС) блока 220. В противоположность этому, в кабельном режиме сигнал управления обусловливает направление мультиплексором 230 компенсированных данных от вращателя 225 к корректору АЧХРОС в блоке 220. Корректор АЧХРОС суммирует эти компенсированные данные от вращателя 225 с преобразованным выбранным исходным сигналом ограничителя от мультиплексора 40. Эта операция суммирования является известным процессом выравнивания амплитудно-частотной характеристики по принципу решающей обратной связи и уменьшает межсимвольные помехи в выходном сигнале компенсированных данных вращателя 225. В тех случаях, когда эти помехи не являются значительными, АЧХРОС можно не использовать. Выравненные по принципу решающей обратной связи данные из блока 220 возвращают в мультиплексор 230 и направляют к ограничителям 30, 35 и блоку Витерби 50 декодера 12. The compensated data from the rotator 225 is sent to the limiters 30 and 35 through the multiplexer 230. In satellite mode, the control signal causes the multiplexer 230 to bypass the equalization correction corrector on the principle of decisive feedback (AFC) of block 220. In contrast, in cable mode, the control signal determines the direction of the multiplexer 230 compensated data from rotator 225 to the ACHROS corrector in block 220. The ACCHROS corrector summarizes these compensated data from rotator 225 with the selected selected ref by the limiter signal from the multiplexer 40. This summing operation is a known process of equalizing the amplitude-frequency characteristic according to the principle of decisive feedback and reduces intersymbol interference in the output signal of the compensated data of the rotator 225. In cases where these interference are not significant, AHCHROS can be omitted . Equated according to the principle of decisive feedback, data from block 220 is returned to multiplexer 230 and sent to limiters 30, 35 and Viterbi block 50 of decoder 12.

Оба мультиплексора 230 и 215 могут быть частью корректора 220, либо их можно использовать, если нужна фиксированная спутниковая, наземная или кабельная конфигурация демодуляции. Помимо этого, хотя корректоры АЧХУВВ и АЧХРОС оба изображены как внешние по отношению к демодулятору 10, их можно включить в демодулятор 10 в единую интегральную схему. В этом случае адаптивные корректоры АЧХУВВ и АЧХРОС можно конфигурировать для конкретного режима посредством программирования соответствующих коэффициентов фильтра с помощью сигнала управления. Both multiplexers 230 and 215 can be part of corrector 220, or they can be used if a fixed satellite, terrestrial or cable demodulation configuration is needed. In addition, although the correctors ACHUVV and ACHCHROS are both depicted as external to the demodulator 10, they can be included in the demodulator 10 in a single integrated circuit. In this case, the adaptive correctors AFCAA and AFCA can be configured for a specific mode by programming the corresponding filter coefficients using a control signal.

В соответствии с табл. 1 спутниковые форматы входного сигнала модулируют посредством КМФС, а кабельный формат входного сигнала является форматом типа КАМ. Конкретный ограничитель, используемый в системе, выбирают сигналом управления конфигурации посредством мультиплексора 40 в зависимости от того, является ли формат входного сигнала типом спутниковой КМФС или кабельной КАМ. Кроме этого, в кабельном режиме ограничитель КАМ 35 также конфигурируют для определенной совокупности символов КАМ, как указано в табл. 1. Поэтому ограничитель 35 имеет функцию ограничителя либо 64-точечной, либо 256-точечной совокупности в ответ на сигнал управления конфигурацией. In accordance with the table. 1, the satellite input signal formats are modulated by KMFS, and the cable format of the input signal is a KAM type format. The particular limiter used in the system is selected by the configuration control signal by multiplexer 40, depending on whether the input signal format is a satellite QMS or cable QAM type. In addition, in cable mode, the KAM 35 limiter is also configured for a specific set of KAM symbols, as indicated in the table. 1. Therefore, the limiter 35 has the function of a limiter of either a 64-point or 256-point population in response to a configuration control signal.

Скорректированный выходной сигнал от мультиплексора 230, который не выравнен в спутниковом режиме, а выравнен по принципу решающей обратной связи в кабельном режиме, направляют к ограничителям 30 и 35. Ограничитель 30 обрабатывает скорректированный выходной сигнал от мультиплексора 230 для восстановления данных из модулированных сигналов КМФС. Аналогично ограничитель 35 восстанавливает данные из сигналов КАМ. Ограничители 30 и 35 прилагают ряд порогов принятия решения к скорректированному выходному сигналу от мультиплексора 230 для восстановления последовательности символов первоначальных входных данных демодулятора 10. Затем в спутниковом режиме данные, используемые приемником, восстанавливают из скорректированного выходного сигнала мультиплексора 230 посредством блоков 50 и 60 детектирования Витерби декодера 12 (фиг. 1). В противоположность этому в кабельном режиме восстановленные данные, используемые приемником, обеспечивают выбранным ограничителем (30 или 35) и выводят мультиплексором 40. Выходной сигнал мультиплексора 40 дифференциальным методом декодируют блоком 45 и направляют к мультиплексору 65 декодера 12. В кабельном режиме мультиплексор 65 реагирует на сигнал управления выбором дифференциально декодированного выходного сигнала от блока 45 для последующей обработки и обходит блоки 50 и 60 декодера Витерби. Дифференциальное кодирование/декодирование является известным способом, используемым в кабельном режиме для решения проблемы, связанной с потенциальной неясностью фазы в выделенной несущей и восстановленной совокупности символов. Восстановленный выходной сигнал данных от мультиплексора 40 применяют и в спутниковом, и в кабельном режимах системой восстановления несущей, схемой восстановления синхронизации, детектором качества сигнала и функциями АРУ демодулятора 10. The corrected output signal from the multiplexer 230, which is not aligned in satellite mode, but aligned according to the principle of decisive feedback in cable mode, is sent to the limiters 30 and 35. The limiter 30 processes the corrected output signal from the multiplexer 230 to recover data from the modulated KMFS signals. Similarly, the limiter 35 restores the data from the QAM signals. The limiters 30 and 35 apply a series of decision thresholds to the adjusted output signal from the multiplexer 230 to restore the character sequence of the original input data of the demodulator 10. Then, in satellite mode, the data used by the receiver is restored from the corrected output signal of the multiplexer 230 through the Viterbi decoder detection units 50 and 60 12 (Fig. 1). In contrast, in the cable mode, the restored data used by the receiver is provided by the selected limiter (30 or 35) and output by the multiplexer 40. The output signal of the multiplexer 40 is decoded by the differential method by block 45 and sent to the multiplexer 65 of the decoder 12. In the cable mode, the multiplexer 65 responds to the signal control the selection of the differentially decoded output signal from block 45 for subsequent processing and bypasses blocks 50 and 60 of the Viterbi decoder. Differential encoding / decoding is a known method used in cable mode to solve a problem associated with potential phase ambiguity in a dedicated carrier and a reconstructed symbol set. The reconstructed output data signal from multiplexer 40 is used in both satellite and cable modes by a carrier recovery system, a synchronization recovery circuit, a signal quality detector, and AGC functions of the demodulator 10.

На фиг. 5 входной сигнал ограничителей 30, 35 и выходной сигнал восстановленных данных от мультиплексора 40 обрабатывают детектором 265 ошибок фазы системы восстановления несущей, фильтром нижних частот 260 и ГУНом 255 для получения составляющих сигнала компенсации обратной связи I и Q, используемых вращателем 225. Детектор фазы 265 определяет сигнал ошибки, характеризующий разность фазы и частоты между входным сигналом ограничителей 30 и 35 и выходным сигналом ограничителя от мультиплексора 40. Этот сигнал ошибки фильтруют по низким частотам блоком 260 и используют ГУНом 255 для генерирования квадратурных составляющих компенсации I и Q, которые прикладывают вращателем 225 для направления сигналов, в которых компенсированы ошибки, к мультиплексору 230. Таким образом, сигналы, прилагаемые к мультиплексору 230, компенсируют относительно ошибок фазы и частоты, связанных со смещением точки символа и вращением точки символа, которые имели место во время передачи. In FIG. 5, the input signal of the limiters 30, 35 and the output signal of the reconstructed data from the multiplexer 40 are processed by a carrier error recovery phase detector 265, a low pass filter 260, and a VCO 255 to obtain the feedback compensation components I and Q used by the rotator 225. The phase detector 265 determines an error signal characterizing the phase and frequency difference between the input signal of the limiters 30 and 35 and the output signal of the limiter from the multiplexer 40. This error signal is filtered at low frequencies by block 260 and isp they use the VCO 255 to generate the quadrature compensation components I and Q, which are applied by the rotator 225 to direct the signals in which the errors are compensated to the multiplexer 230. Thus, the signals applied to the multiplexer 230 compensate for phase and frequency errors associated with the point offset symbol and rotation of the symbol point that occurred during transmission.

Входной сигнал ограничителей 30, 35 и выходной сигнал восстановленных данных от мультиплексора 40 также используют детектором 270 ошибки АРУ для формирования сигнала регулирования коэффициента усиления. Этот сигнал регулирует коэффициент усиления усилителя 205 в процессоре 20 и обеспечивает надлежащее шкалирование входных сигналов I и Q в аналоговые преобразователи процессора 20 в соответствии с требованиями должного аналого-цифрового преобразования. Детектор 270 вычисляет ошибку исходя из разности между суммой квадратов квадратурных составляющих сигнала, вводимого в ограничители 30, 35 (Im, Qm), и суммой квадратов квадратурных составляющих выходного сигнала от мультиплексора 40 (Is, Qs). The input signal of the limiters 30, 35 and the output signal of the reconstructed data from the multiplexer 40 are also used by the AGC error detector 270 to generate a gain control signal. This signal adjusts the gain of the amplifier 205 in the processor 20 and provides proper scaling of the input signals I and Q to the analog converters of the processor 20 in accordance with the requirements of a proper analog-to-digital conversion. The detector 270 calculates an error based on the difference between the sum of the squares of the quadrature components of the signal input to the limiters 30, 35 (Im, Qm) and the sum of the squares of the quadrature components of the output signal from the multiplexer 40 (Is, Qs).

На фиг. 6 показана схема формирования функции вычисления ошибки АРУ в детекторе 270. Квадратурные входные составляющие 1m, Qm ограничителя 30, 35 от мультиплексора 230 возводятся в квадрат умножителями 300 и 305 и суммируются сумматором 315. Помимо этого квадратурные составляющие Is, Qs выходного сигнала восстановленных данных от мультиплексора 40 используют для выборки запомненного значения в справочной таблице в запоминающем устройстве 310. Это запомненное значение характеризует сумму возведенных в квадрат значений Is, Qs. Запомненное значение от запоминающего устройства 310 затем вычитают из выходного сигнала сумматора 315 вычитателем 320 для получения итоговой ошибки АРУ. Вычисленную ошибку АРУ, используемую детектором 270, определяют согласно уравнению
Ошибка АРУ = (Im² + Qm²) - (Iss² + Qss²)
Член (Im² + Qm²) получают из блока 315 и член (Iss² + Qss²) получают из справочной таблицы 310 как аппроксимацию (Is² + Qs²) с помощью Is и Qs как указателей входа. Ошибка АРУ является функцией разности векторного расстояния между точкой Im, Qm и точкой Is, Qs относительно исходной точки (O,O). Она также не зависит от угловой разности между векторами, представленными квадратурными составляющими Im, Qm и Is, Qs. Поскольку сигнал ошибки АРУ имеет такие характеристики, его можно обрабатывать фильтрацией нижних частот и использовать для регулирования коэффициента усиления усилителя АРУ 205.In FIG. Figure 6 shows the formation of the AGC error calculation function in the detector 270. The quadrature input components 1m, Qm of the limiter 30, 35 from the multiplexer 230 are squared by the multipliers 300 and 305 and summed by the adder 315. In addition, the quadrature components Is, Qs of the output signal of the restored data from the multiplexer 40 is used to select the stored value in the lookup table in the memory 310. This stored value characterizes the sum of the squared values of Is, Qs. The stored value from the storage device 310 is then subtracted from the output of the adder 315 by the subtractor 320 to obtain the final AGC error. The calculated AGC error used by the detector 270 is determined according to the equation
AGC Error = (Im ² + Qm ² ) - (Iss ² + Qss ² )
Member (Im ² + Qm ² ) is obtained from block 315 and member (Iss ² + Qss ² ) is obtained from lookup table 310 as an approximation (Is ² + Qs ² ) using Is and Qs as input pointers. The AGC error is a function of the difference in the vector distance between the point Im, Qm and the point Is, Qs relative to the starting point (O, O). It also does not depend on the angular difference between the vectors represented by the quadrature components Im, Qm and Is, Qs. Since the AGC error signal has such characteristics, it can be processed by low-pass filtering and used to control the gain of the AGC amplifier 205.

Вычисление ошибки АРУ используют предпочтительно в отношении фактической ошибки для уменьшения сложности вычисления. Фактическая ошибка АРУ определяется следующим образом. AGC error calculation is preferably used with respect to the actual error to reduce the complexity of the calculation. The actual AGC error is determined as follows.

Альтернативно функцию фактической ошибки или другой модифицированный вариант функции фактической ошибки можно использовать вместо сигнала ошибки АРУ, изображенного на фиг. 6.

Alternatively, the actual error function or another modified version of the actual error function can be used instead of the AGC error signal shown in FIG. 6.

Вычисленный сигнал ошибки АРУ фильтруют на нижних частотах в детекторе 270 (фиг. 5) для получения выходного сигнала для регулирования коэффициента усиления усилителя 205. Сигнал ошибки АРУ также направляют к блоку 275 детектора качества сигнала. The calculated AGC error signal is filtered at low frequencies in the detector 270 (Fig. 5) to obtain an output signal for adjusting the gain of the amplifier 205. The AGC error signal is also sent to the signal quality detector unit 275.

Детектор 275 качества сигнала оценивает отношение сигнал/шум (СШ) входного сигнала, вводимого в демодулятор 10, с помощью сигнала ошибки АРУ, из блока 270. Блок 270 сначала формирует абсолютное значение сигнала ошибки АРУ. Затем блок 270 осуществляет наложение порога принятия решения к результату, чтобы определить, находится ли ошибка АРУ в запрограммированном диапазоне значений. Это дает определение величины значения ошибки АРУ, которая соответствует оценке значения СШ. Эту оценку СШ направляют к микроконтроллеру 105 через интерфейс 100 (фиг. 1). Микроконтроллер 105 программируют для определения, находится ли значение СШ вне заданного диапазона. Если значение СШ находится вне заданного диапазона, то микроконтроллер 105 может вновь конфигурировать систему, включая все конфигурируемые элементы демодулятора 10, корректора 220 и декодера 12 для разных форматов входного сигнала. Таким образом микроконтроллер 105 может повторно вновь конфигурировать функции демодулятора 10 и декодера 12 с помощью сигнала управления через интерфейс 100 для демодулирования и декодирования задействованного формата входного сигнала. Эту функцию конфигурации можно программировать для ее выполнения как части процедуры инициализации или при реагировании на входной сигнал в микроконтроллер от доступного оператору переключателя,
Кроме этого, детектор 275 качества сигнала может использовать другие способы для оценки ошибки или СШ в демодулированных данных. Эти способы включают, например, вычисление среднего квадрата ошибки между данными до ограничителя и после ограничителя в системе восстановления несущей. Вычисление среднего квадрата ошибки и другие способы оценки ошибки раскрыты в ссылке "Цифровая связь". Ли и Мессершмидт (Клувер Академик Пресс, Бостон, США, 1988).The signal quality detector 275 estimates the signal-to-noise ratio (SN) of the input signal input to the demodulator 10 using the AGC error signal from block 270. Block 270 first generates the absolute value of the AGC error signal. Block 270 then superimposes the decision threshold on the result to determine if the AGC error is within the programmed range of values. This gives a definition of the magnitude of the AGC error value, which corresponds to the estimation of the SS value. This evaluation of the NW is sent to the microcontroller 105 through the interface 100 (Fig. 1). The microcontroller 105 is programmed to determine if the SS value is outside a predetermined range. If the NW value is outside the specified range, then the microcontroller 105 can reconfigure the system, including all configurable elements of the demodulator 10, the corrector 220, and the decoder 12 for different input signal formats. In this way, the microcontroller 105 can reconfigure the functions of the demodulator 10 and the decoder 12 using the control signal through the interface 100 to demodulate and decode the input signal format involved. This configuration function can be programmed to perform it as part of the initialization procedure or when responding to an input signal to the microcontroller from a switch accessible to the operator,
In addition, the signal quality detector 275 may use other methods to estimate the error or NW in the demodulated data. These methods include, for example, calculating the mean square error between the data before the limiter and after the limiter in the carrier recovery system. Calculation of the mean square error and other methods for estimating errors are disclosed in the link "Digital communication". Lee and Messerschmidt (Clover Academic Press, Boston, USA, 1988).

Тактовые импульсы выборки и синхронизации, используемые демодулятором 10, генерируют элементами, содержащими фильтр 235, блок 240 восстановления синхронизации символов и выходной процессор 250. Выходные сигналы от аналого-цифровых преобразователей 210 процессора 20 подвергают полосовой фильтрации конфигурируемым фильтром 235 для компенсирования изменений в излишней ширине полосы частот (ИШ), выражаемой коэффициентом излишнего расширения полосы частот (КИШ). Хотя в предпочтительном варианте осуществления используется полосовой фильтр, для компенсации КИШ можно использовать другие характеристики фильтра, такие, как фильтр нижних частот. Полученный выход, входные сигналы ограничителей 30 и 35 и выбранный выходной сигнал ограничителя мультиплексора 40 используют в блоке 240 восстановления синхронизации для генерирования тактовых импульсов выборки и синхронизации. Эти восстановленные тактовые импульсы соответствуют тактовым импульсам передатчика и используются для синхронизации работы демодулятора 10, процессора 20 (в частности, аналого-цифрового преобразования) и корректора 220. The sampling and synchronizing clocks used by the demodulator 10 are generated by elements containing a filter 235, a character synchronization recovery unit 240 and an output processor 250. The output signals from the analog-to-digital converters 210 of the processor 20 are bandpass filtered by a configurable filter 235 to compensate for changes in excess bandwidth frequencies (IS), expressed by the coefficient of excessive expansion of the frequency band (NISH). Although a band-pass filter is used in a preferred embodiment, other filter characteristics, such as a low-pass filter, can be used to compensate for the KISH. The resulting output, the input signals of the limiters 30 and 35, and the selected output signal of the limiter of the multiplexer 40 are used in the synchronization recovery unit 240 to generate sampling and synchronization clocks. These reconstructed clock pulses correspond to the clock pulses of the transmitter and are used to synchronize the operation of the demodulator 10, processor 20 (in particular, analog-to-digital conversion) and corrector 220.

При выделении нужной информации синхронизации элементы синхронизации (фиг. 5) используют цифровой сигнал аналого-цифровых преобразователей 210. Несмотря на то, что сигнал до преобразования в цифровую форму преобразователями 210 имеет одинаковую высокую форму косинусоиды для всех трех форматов сигнала, вариации в КИШ, данные в табл. 1, могут видоизменить эту форму. КИШ является параметром, указывающим степень, в которой фактическая ширина полосы частот системы превышает минимальную ширину полосы частот, требуемую для обеспечения точного восстановления сигнала. Как КИШ, так и высокая форма косинусоиды описаны в "Цифровой связи", упоминаемой выше. Вариации в КИШ между форматами входного сигнала могут обусловить ошибку в восстановленных тактовых импульсах синхронизации. Для компенсирования этой ошибки синхронизации выходные сигналы I и Q от аналого-цифровых преобразователей 210 фильтруют блоком 235 до генерации синхронизации и тактовых импульсов в блоке 240. Фильтр 235 программируют микроконтроллером 105 через интерфейс 100 для фильтрации цифрового видеосигнала от преобразователей 210 для должного восстановления тактовых импульсов и синхронизации для каждого из значений КИШ трех форматов входного сигнала в соответствии с данными табл. 1. Фильтр 235 можно также программировать для передачи сигналов без фильтрации, например, для проверки. When extracting the necessary synchronization information, the synchronization elements (Fig. 5) use the digital signal of the analog-to-digital converters 210. Despite the fact that the signal before converting to digital form by the converters 210 has the same high cosine shape for all three signal formats, variations in the CISH, data in table 1, can modify this shape. KISH is a parameter indicating the extent to which the actual system bandwidth exceeds the minimum bandwidth required to ensure accurate signal recovery. Both KISH and the high form of the cosine wave are described in the Digital Communication mentioned above. Variations in the KISH between the input signal formats can cause an error in the reconstructed synchronization clock pulses. To compensate for this synchronization error, the output signals I and Q from the analog-to-digital converters 210 are filtered by the block 235 until the synchronization and clock pulses are generated in the block 240. The filter 235 is programmed by the microcontroller 105 via the interface 100 to filter the digital video signal from the converters 210 for proper restoration of the clock pulses and synchronization for each of the KISH values of the three input signal formats in accordance with the data in table. 1. Filter 235 can also be programmed to transmit signals without filtering, for example, for verification.

В блоке 240 данные, в которых ошибки компенсированы, от фильтра 235 сравнивают как с данными, вводимыми в ограничители 30, 35, так и с восстановленными данными, выводимыми из мультиплексора 40. Исходя из этого сравнения, блок 240 выделяет сигнал ошибки фазы и синхронизации, который поступает в процессор 250 выходного сигнала синхронизации символов. Сравнение сигнала и выделение сигнала ошибки синхронизации выполняют в соответствии с известными принципами, подробно изложенными, например, в ссылке "Детектор ошибки синхронизации ДПФК/КМФС для определенных приемников", Ф.М. Гарднер, бюллетень "Системы связи" ИИЭТРЭ, май 1986. Сигнал ошибки фазы и синхронизации от блока 240 фильтруют и буферизируют выходным процессором 250 для направления сигнала управления к устройству кварцевого генератора, управляемого напряжением (КГУН), который содержится в блоке 250. В предпочтительном варианте осуществления КГУН является отдельным устройством, хотя можно применять и интегральный КГУН. Вход сигнала управления в КГУН управляет как частотой и фазой выборки, так и сигналом тактовых импульсов синхронизации, выводимым КГУНом. Этот выходной сигнал выборки и тактовых импульсов синхронизации используется аналого-цифровыми преобразователями 210 и другими элементами демодулятора. In block 240, the data in which the errors are compensated from the filter 235 are compared both with the data input into the limiters 30, 35 and the restored data output from the multiplexer 40. Based on this comparison, the block 240 extracts a phase and synchronization error signal, which is supplied to the processor 250 of the output signal synchronization of characters. The signal comparison and the allocation of the synchronization error signal is performed in accordance with well-known principles, described in detail, for example, in the link "DPFC / KMFS synchronization error detector for certain receivers", F.M. Gardner, Communication Systems Bulletin, IETRE, May 1986. The phase and synchronization error signal from block 240 is filtered and buffered by the output processor 250 to direct the control signal to the voltage controlled crystal oscillator (KGUN), which is contained in block 250. In a preferred embodiment The implementation of the KGUN is a separate device, although the integral KGUN can also be used. The input of the control signal to the КГУН controls both the sampling frequency and phase, and the synchronization clock signal output by the КГУН. This output signal of the sample and clock synchronization pulses is used by analog-to-digital converters 210 and other elements of the demodulator.

Конфигурируемый декодер 12 (фиг. 1) выполняет функции, необходимые для декодирования ЦСС- и ПВВС-форматов сигнала. Configurable decoder 12 (Fig. 1) performs the functions necessary for decoding DSS and PVVS signal formats.

Основные элементы декодера 12 следующие: перфорированный сверточный декодер Витерби 50, 60, устройство преобразования символов в байты 70, схема обращенного перемежителя 75, 80, 95, декодер Рида-Сломона 110 и дешифратор псевдослучайных последовательностей 115. Эти отдельные функции известны и изложены, например, в ссылке "Цифровая связь". Рабочие характеристики элементов декодера 12 даны в табл. II для режимов ЦСС и ПВВС. The main elements of the decoder 12 are as follows: a Viterbi perforated convolutional decoder 50, 60, a character to byte conversion device 70, a deinterleaver 75, 80, 95, a Reed-Slomon decoder 110, and a pseudo-random sequence decoder 115. These individual functions are known and described, for example, in the link "Digital Communication". The performance characteristics of the elements of the decoder 12 are given in table. II for DSS and PVVS modes.

Декодер 12 согласует разности скорости передачи кода, типа обращенного перемежителя, требования по преобразованию символов в байты и требования к дешифратору псевдослучайных последовательностей для трех форматов входного сигнала в соответствии с табл. II. Различия согласуют конфигурированием функций декодера 12 в соответствии с изложенным ниже. Decoder 12 matches the differences in the code rate, such as the deinterleaver, the requirements for converting characters to bytes, and the requirements for a pseudo-random sequence decoder for the three input signal formats in accordance with Table. II. Differences are agreed upon by configuring the functions of decoder 12 as described below.

Каскады декодера 50 и 60 образуют перфорированный сверточный декодер Витерби для декодирования разных скоростей передачи кода согласно табл. II. Блоки 50 и 60 обрабатывают, декодируют и исправляют ошибки фильтрованного цифрового видеосигнала, выводимого из блока 25 на входе блока 50. Эти блоки обеспечивают первый уровень коррекции случайных ошибок передачи. В ЦСС-конфигурации спутникового сигнала можно выбрать одну из двух возможных скоростей передачи кода (2/3 или 6/7). В противоположность этому в ПВВС-конфигурации спутникового сигнала можно выбрать одну из пяти возможных скоростей передачи кода (1/2, 2/3, 3/4, 5/6 или 7/8). Термин "скорость передачи кода" в этом контексте определяет дополнение исправления ошибок, содержащееся в кодированных данных. Например, скорость передачи кода 1/2 означает, что 2 разряда данных кодируют для каждого разряда входных данных. Аналогично, скорость передачи кода 7/8 означает, что 8 разрядов данных кодируют для каждых 7 разрядов входных данных. Изменяемую скорость передачи кода передаваемого потока данных обеспечивают стиранием разрядов из потока кодированных данных, который кодирован по основной скорости передачи кода 1/2. Например, чтобы получить скорость передачи кода 2/3, один из 4 разрядов, полученных кодированием 2 разрядов входных данных на скорости передачи кода 1/2, стирают, оставляя 3 разряда для передачи. Остальные скорости передачи кода получают по тому же принципу. The stages of the decoder 50 and 60 form a perforated convolution Viterbi decoder for decoding different code rates according to the table. II. Blocks 50 and 60 process, decode, and correct errors of the filtered digital video signal output from block 25 at the input of block 50. These blocks provide a first level of correction for random transmission errors. In the DSS configuration of the satellite signal, you can select one of two possible code rates (2/3 or 6/7). In contrast, in the PVVS configuration of the satellite signal, you can choose one of five possible code rates (1/2, 2/3, 3/4, 5/6, or 7/8). The term "code rate" in this context defines the complement of error correction contained in the encoded data. For example, a 1/2 code rate means that 2 bits of data are encoded for each bit of input data. Similarly, a 7/8 code rate means that 8 bits of data are encoded for every 7 bits of input data. The variable code rate of the transmitted data stream is provided by erasing the bits from the encoded data stream, which is encoded at the main code rate 1/2. For example, to get a 2/3 code rate, one of the 4 bits obtained by encoding 2 bits of input data at a 1/2 code rate is erased, leaving 3 bits for transmission. The remaining code rates are obtained in the same way.

Блок 50 обеспечивает необходимые требования для синхронизации входного потока данных видеосигналов, чтобы создать возможность декодирования Витерби и поместить фиктивные разряды "структурного нуля". Это осуществляют с помощью машины состояния синхронизации, которую конфигурируют сигналом управления через интерфейс 100 для определенного принимаемого кода. Синхронизацию получают посредством опознания и устранения неясностей позиции разряда и фазы во входном потоке данных. Неясности позиции разряда и фазы опознают процессом приема, декодирования, повторного кодирования и сравнения повторно кодированных данных с входными данными. На успешную синхронизацию указывает приемлемый коэффициент ошибок между повторно кодированными и первоначальными входными данными. Для этого процесса все возможные состояния, возникающие в связи с неясностями позиции фазы и разряда во входном сигнале, проверяют машиной состояния синхронизации. Если синхронизация не достигнута, то блок 50 генерирует указатель отсутствия синхронизации. Этот указатель обусловливает введение ГУНом 255 в демодуляторе 10 (фиг. 5) зависимого от типа и конфигурации кода временного сдвига во входной поток данных. Этот процесс синхронизации повторяют до тех пор, пока не будет достигнута синхронизация. Это предпочтительный способ синхронизации, но возможны также другие способы, использующие действующие последовательности. Block 50 provides the necessary requirements for synchronizing the input video signal data stream in order to enable Viterbi decoding and place dummy bits of “structural zero”. This is accomplished using a synchronization state machine, which is configured with a control signal through an interface 100 for a specific received code. Synchronization is obtained by identifying and eliminating ambiguities in the position of the discharge and phase in the input data stream. The ambiguities of the position of the discharge and phase are recognized by the process of receiving, decoding, re-encoding and comparing the re-encoded data with the input data. Successful synchronization is indicated by an acceptable error rate between the re-encoded and the original input. For this process, all possible states that arise due to ambiguities in the position of the phase and discharge in the input signal are checked by the machine for synchronization conditions. If synchronization is not achieved, then block 50 generates a pointer to the lack of synchronization. This pointer determines the introduction by VCO 255 in the demodulator 10 (Fig. 5) dependent on the type and configuration of the time shift code into the input data stream. This synchronization process is repeated until synchronization is achieved. This is the preferred synchronization method, but other methods using valid sequences are also possible.

После того, как поток данных синхронизирован указанным выше образом, в поток данных помешают замещающие фиктивные разряды "структурного нуля", по количеству равные разрядам, стертым в приемнике. Конфигурируемую машину состояния в блоке 50 используют для помещения соответствующих фиктивных разрядов "структурного нуля" для определенного типа кода и скорости передачи кода принимаемого потока данных. Блок 50 конфигурируют для выбранной скорости передачи кода путем загрузки регистра в блоке 50 при реагировании на сигнал управления, направленный от микроконтроллера 105 через интерфейс 100. Машину состояния для помещения разряда структурного нуля конфигурируют для помещения правильного числа разрядов структурного нуля для выбора надлежащей скорости передачи данных при реагировании на загруженную информацию регистра. Аналогично схему синхронизации Витерби блока 50 также надлежащим образом конфигурируют посредством этой информации. После помещения разряда "структурного нуля" фиксированную основную скорость передачи кода 1/2 выводят из блока 50. Это означает, что все различные передаваемые скорости передачи данных, указанные в табл. II, кодируют с помощью единого декодера Витерби 60, который имеет фиксированную основную скорость передачи кода (1/2). Помещаемые в блоке 50 разряды "структурного нуля" опознают в декодере Витерби 60. Полученная в результате этого информация дает возможность алгоритму декодера Витерби правильно декодировать данные. Получаемый таким образом выходной сигнал декодера Витерби 60 направляют к мультиплексору 65. After the data stream is synchronized in the manner described above, substitutional fictitious bits of "structural zero", equal in number to the bits erased in the receiver, will interfere with the data stream. The configurable state machine in block 50 is used to place the corresponding dummy bits of "structural zero" for a certain type of code and code rate of the received data stream. Block 50 is configured for the selected code rate by loading a register in block 50 in response to a control signal sent from the microcontroller 105 via interface 100. The state machine for placing a structural zero bit is configured to accommodate the correct number of structural zero bits to select the appropriate data rate for responding to downloaded register information. Similarly, the Viterbi synchronization circuit of block 50 is also appropriately configured with this information. After placing the "structural zero" discharge, the fixed base code rate 1/2 is displayed from block 50. This means that all the different data rates transmitted are listed in Table. II, encoded using a single Viterbi decoder 60, which has a fixed basic code rate (1/2). The “structural zero” discharges placed in block 50 are recognized in the Viterbi decoder 60. The information obtained as a result of this allows the Viterbi decoder algorithm to correctly decode the data. The output signal of the Viterbi decoder 60 thus obtained is directed to the multiplexer 65.

В спутниковой конфигурации входного сигнала выходной сигнал декодера Витерби 60 направляют к преобразователю символов в байты 70 мультиплексором 65 при реагировании на сигнал управления от интерфейса 100. Преобразователь 70 преобразует единый выходной сигнал разрядов декодера Витерби 60 в 8-разрядный преобразованный байт данных. Либо в кабельной конфигурации входного сигнала дифференциально декодированный выходной сигнал блока 45 направляют к преобразователю 70 мультиплексором 65 при реагировании на состояние сигнала управления. Кроме этого, в кабельной конфигурации входного сигнала функция преобразователя 70 варьируется в зависимости от выбора 64- или 256-точечной совокупности символов. Если выбрана 64-точечная КАМ-совокупность, то преобразователь 70 преобразует 6-разрядный код символов для каждой из 64 точек совокупности в 8-разрядный преобразованный байт данных. В противоположность этому в 256-точечной конфигурации КАМ-совокупности преобразователь 70 преобразует 8-разрядный код символов для каждой из 256 точек совокупности в 8-разрядный преобразованный байт данных. In the satellite configuration of the input signal, the output of the Viterbi decoder 60 is sent to the character converter in bytes 70 by the multiplexer 65 in response to the control signal from the interface 100. The converter 70 converts the single output bit signal of the Viterbi 60 decoder into an 8-bit converted data byte. Or, in the cable configuration of the input signal, the differential-decoded output signal of block 45 is sent to converter 70 by multiplexer 65 in response to the state of the control signal. In addition, in the cable configuration of the input signal, the function of the converter 70 varies depending on the choice of a 64- or 256-point character set. If a 64-point QAM constellation is selected, then converter 70 converts the 6-bit character code for each of the 64 constellation points into an 8-bit converted byte of data. In contrast, in a 256-point KAM-population configuration, converter 70 converts the 8-bit character code for each of the 256 population points into an 8-bit converted data byte.

Выходной сигнал преобразованных данных от преобразователя 70 направляют к блоку синхронизации 75 и запоминающему устройству 95 для дальнейшей обработки. Этот выходной сигнал преобразованных данных является перемеженными данными. То есть, данными, которые расположили в заданной последовательности перед передачей. Цель операции перемежения заключается в расширении или рассредоточении данных во времени в заданной последовательности, благодаря чему потеря данных во время передачи не приводит к потере смежных данных. Вместо этого какие бы то ни было потерянные данные рассредоточивают, и поэтому их гораздо легче скрывать или корректировать. Блок синхронизации 75 и запоминающее устройство 95 вместе с генераторами 80, 85 адреса обращенного перемежителя и мультиплексором 90 образуют конфигурируемую функцию обращенного перемежителя для восстановления данных в их первоначальной последовательности. В режиме ЦСС используют алгоритм обращенного перемежения, предложенный Рэмси и изложенный в статье "Реализация оптимальных перемежителей" бюллетеня "Теория информации" ИИЭТРЭ, т. IT-15, май 1970. В ПВВС-режиме используют алгоритм, предложенный Форни и изложенный в статье "Коды исправления пакетов данных для классического пакетного канала" бюллетень "Техника связи" ИИЭТРЭ, т. СОМ-19, октябрь, 1971. The output signal of the converted data from the Converter 70 is sent to the synchronization unit 75 and the storage device 95 for further processing. This output of the converted data is interleaved data. That is, data that is arranged in a predetermined sequence before transmission. The purpose of the interleaving operation is to expand or disperse the data over time in a predetermined sequence, so that data loss during transmission does not lead to loss of adjacent data. Instead, any lost data is dispersed, and therefore much easier to hide or correct. The synchronization unit 75 and the storage device 95 together with the generators 80, 85 of the address of the deinterleaver and the multiplexer 90 form a configurable function of the deinterleaver to restore the data in their original sequence. In the DSS mode, the reverse interleaving algorithm proposed by Ramsey and described in the article "Implementing Optimal Interleavers" of the Information Theory bulletin, IETET, vol. IT-15, May 1970, is used. In the PVVS mode, the algorithm proposed by Forney and described in the article "Codes" is used corrections of data packets for the classic packet channel "Bulletin" Communication Technology "IIETRE, vol. COM-19, October, 1971.

Схема синхронизации 75 детектирует слова синхронизации в перемеженном сигнале данных и направляет выходные сигналы, синхронизированные с началом данных. Слова синхронизации сами по себе не являются перемеженными, а имеют место через периодические интервалы времени. Для детектирования слов синхронизации информацию, опознающую слова синхронизации и ожидаемую длину пакетов данных, загружают в регистры в блоке 75. Эту информацию обеспечивают микроконтроллером 105 через интерфейс 100 посредством сигнала управления. Выходные сигналы синхронизации от блока 75 направляют к генераторам адреса 80 и 85 для синхронизации сигналов адреса от блоков 80 и 85 с перемеженными данными от преобразователя 70. Генерированные сигналы адреса затем прилагают к запоминающему устройству 95 через мультиплексор 90. The timing circuit 75 detects the timing words in the interleaved data signal and directs output signals synchronized with the start of the data. Synchronization words themselves are not interleaved, but occur at periodic intervals. To detect synchronization words, information that identifies synchronization words and the expected length of data packets is loaded into the registers in block 75. This information is provided by the microcontroller 105 via the interface 100 via a control signal. The synchronization output signals from block 75 are directed to address generators 80 and 85 to synchronize the address signals from blocks 80 and 85 with interleaved data from the converter 70. The generated address signals are then applied to the storage device 95 through the multiplexer 90.

В режиме ЦСС мультиплексор 90 при реагировании на состояние сигнала управления направляет сигналы адреса от генератора 80 к запоминающему устройству 95. В режиме ПВВС мультиплексор 90 прилагает сигналы адреса от генератора 85 к запоминающему устройству 95 при реагировании на отличающееся состояние сигнала управления. Генератор 80 используют в режиме ЦСС для выполнения функции обращенного перемежения Рэмси, а генератор 85 используют в режиме ПВВС для осуществления функции обращенного перемежения Форни. Эти функции обращенного перемежения выполняют посредством логических машин состояния. Генераторы 80 и 85 формируют последовательность адресов считывания и записи и соответствующие сигналы управления запоминающим устройством (такие, как разрешающие сигналы считывания, записи и выведения), которые направляют через мультиплексор 90 к запоминающему устройству 95. Последовательность адресов записи, формируемая генераторами 80, 85, обеспечивает запись перемеженных данных от преобразователя 70 в ячейки памяти запоминающего устройства 95 в том порядке, в котором принимают входные перемеженные данные. Последовательность адресов считывания из генераторов 80, 85 обеспечивает считывание данных из запоминающего устройства 95 в нужном обращение перемеженном порядке. Полученные таким образом обращенно перемеженные выходные данные из запоминающего устройства 95 направляют к декодеру 110 Рида-Соломона. In the DSS mode, the multiplexer 90, in response to the state of the control signal, sends address signals from the generator 80 to the storage device 95. In the PVV mode, the multiplexer 90 applies the address signals from the generator 85 to the storage device 95 in response to a different state of the control signal. The generator 80 is used in the DSS mode to perform the Ramsey interleave function, and the generator 85 is used in the PVA mode to perform the Forney deinterleave function. These deinterleaving functions are performed by state logical machines. Generators 80 and 85 generate a sequence of read and write addresses and corresponding memory control signals (such as enable read, write, and output signals) that are routed through a multiplexer 90 to memory 95. The write address sequence generated by the generators 80, 85 provides recording interleaved data from the converter 70 into memory cells of the storage device 95 in the order in which the input interleaved data is received. The sequence of read addresses from the generators 80, 85 provides for reading data from the storage device 95 in the desired address interleaved. The reverse-interleaved output data thus obtained from the memory 95 is sent to the Reed-Solomon decoder 110.

Декодер 110 Рида-Соломона действует во всех режимах и декодер 12 декодирует обращенно перемеженные выходные данные из запоминающего устройства 95 и исправляет в них ошибки. Декодер 110 Рида-Соломона конфигурируют внутренними регистрами, которые загружают при реагировании на сигнал управления от интерфейса 100. Загружаемая в эти регистры информация конфигурирует блок 110, чтобы декодировать определенные длины пакетов данных, ожидаемые в обращенно перемеженных выходных данных из запоминающего устройства 95. Эта информация может также содержать прочие параметры конфигурации, такие как число и тип ожидаемых в данных контрольных разрядов четности, число байтов исправления ошибок в одном пакете и параметры выбора типа применяемой функции декодера Рида-Соломона. The Reed-Solomon decoder 110 operates in all modes, and the decoder 12 decodes the deinterleaved output from the memory 95 and corrects errors therein. The Reed-Solomon decoder 110 is configured by internal registers, which are loaded in response to a control signal from the interface 100. The information loaded into these registers is configured by block 110 to decode specific lengths of data packets expected in the deinterleaved output from memory 95. This information may also contain other configuration parameters, such as the number and type of expected parity bits in the data, the number of error correction bytes in one packet, and selection parameters the type of Reed-Solomon decoder function used.

Данные, декодированные декодером Рида-Соломона и выводимые из блока 110, направляют к дешифратору псевдослучайных последовательностей 115 и к мультиплексору 120. В режиме ЦСС мультиплексор 120 при реагировании на сигнал управления передает декодированные данные от блока 110 к выходному процессору 125. В противоположность этому в обоих режимах ПВСС, кабельном и спутниковом, как указано в табл. II, декодированные данные из блока 110 сначала дешифруют в дешифраторе псевдослучайных последовательностей 115. В этих режимах мультиплексор 120 реагирует на отличающееся состояние сигнала управления и передает дешифрованный по псевдослучайным последовательностям выходной сигнал из блока 115 к выходному процессору 125. Выходной процессор 125 обрабатывает выходные данные от мультиплексора 120 и формирует выходные данные для системы (фиг. 1). Процессор 125 формирует функции, необходимые для межсоединения выходных данных с другими системами обработки в приемнике видеосигналов. Эти функции включают в себя согласование выходных данных с соответствующими логическими уровнями и обеспечение сигнала тактовых импульсов, относящегося к сигналу выходных данных, для осуществления межсоединения с прочими схемами приемника видеосигналов. Наконец, выходные данные от блока 125 обрабатывают совместимым со стандартом MPEG транспортным процессором 130 для получения информации синхронизации и указания ошибки, которую используют для расширения после сжатия видеоданных, хотя в данной системе совместимость со стандартом MPEG не является существенным условием. Транспортный процессор 130 также отделяет данные согласно типу, исходя из анализа заголовочной информации. Выходные данные из процессора 130 расширяют после сжатия MPEG-декомпрессором 135, чтобы получить видеоданные, пригодные для кодирования, в качестве сигнала формата НТСЦ, кодером НТСЦ 140. Кодированные расширенные после сжатия выходные данные из блока 140 направляют к схемам обработки отображения, которые содержат устройство отображения (не показано). The data decoded by the Reed-Solomon decoder and output from block 110 is directed to a pseudo-random sequence decoder 115 and to multiplexer 120. In DSS mode, multiplexer 120, in response to a control signal, transmits decoded data from block 110 to output processor 125. In contrast, in both PVSS modes, cable and satellite, as indicated in the table. II, the decoded data from block 110 is first decrypted in the pseudo-random sequence decoder 115. In these modes, the multiplexer 120 responds to a different state of the control signal and transmits the decrypted pseudorandom sequences output signal from the block 115 to the output processor 125. The output processor 125 processes the output from the multiplexer 120 and generates output for the system (Fig. 1). The processor 125 generates the functions necessary for interconnecting the output data with other processing systems in the video receiver. These functions include matching output data with corresponding logic levels and providing a clock signal related to the output data signal to interconnect with other video signal receiver circuits. Finally, the output from block 125 is processed by an MPEG-compliant transport processor 130 to obtain synchronization information and to indicate the error that is used to expand after compressing the video data, although MPEG compatibility is not essential in this system. The transport processor 130 also separates data according to type based on an analysis of the header information. The output from the processor 130 is expanded after compression by the MPEG decompressor 135 to obtain video data suitable for encoding as an NTSC format signal by the NTSC encoder 140. The encoded expanded after compression data from block 140 is directed to display processing circuits that include a display device (not shown).

В варианте осуществления на фиг. 2 демодулятор 10 и декодер 12 (фиг. 1) конфигурируют посредством сигнала управления для обработки ЦСС-формата спутникового сигнала. Схемы выполняют те же функции, что и для фиг. 1. В этом ЦСС-режиме система АРУ демодулятора 10 использует выходной сигнал ограничителя КМФС через мультиплексор 40. Получаемый таким образом отрегулированный по коэффициенту усиления и фильтрованный выход цифрового видеосигнала из блока 25 затем обрабатывают, декодируют алгоритмом Витерби и исправляют в нем ошибки блоками 50 и 60 декодера 12. В этом режиме ЦСС блок 50 можно конфигурировать либо для скорости передачи кода 2/3, или 6/7 в соответствии с изложенным выше. Полученный таким образом декодированный алгоритмом Витерби выходной сигнал из блока 60 направляют через мультиплексор 65 к преобразователю символов в байты 70. Выходной сигнал преобразователя 70 обращенно перемежают сигналами блоков 75, 85, 90 и 95, которые конфигурируют, например, для функции обращенного перемежителя Рэмси. Обращенно перемеженный выходной сигнал из запоминающего устройства 95 декодируют декодером Рида-Соломона 110 и направляют через мультиплексор 120 к выходному процессору 125. Декодированный, демодулированный выходной сигнал от процессора 125 обрабатывают схемами 130, 135 и 140. In the embodiment of FIG. 2, a demodulator 10 and a decoder 12 (FIG. 1) are configured by a control signal to process a DSS format of a satellite signal. The circuits perform the same functions as for FIG. 1. In this DSS mode, the AGC system of the demodulator 10 uses the output signal of the KMFS limiter through the multiplexer 40. The digital video signal adjusted in accordance with the gain and filtered output from the block 25 is then processed, decoded by the Viterbi algorithm, and errors are corrected in it by blocks 50 and 60 decoder 12. In this mode, the DSS block 50 can be configured for either a 2/3 or 6/7 code rate, as described above. The output signal thus obtained, decoded by the Viterbi algorithm from block 60, is sent through a multiplexer 65 to a character to byte converter 70. The output from converter 70 is inversely interleaved by signals of blocks 75, 85, 90, and 95, which are configured, for example, for the Ramsey deinterleaver function. The reverse interleaved output from the memory 95 is decoded by the Reed-Solomon decoder 110 and routed through the multiplexer 120 to the output processor 125. The decoded, demodulated output from the processor 125 is processed by circuits 130, 135 and 140.

В предпочтительном варианте осуществления демодулятор 10 (фиг. 3) и декодер 12 конфигурируют посредством сигнала управления для обработки ПВВС-формата спутникового сигнала. In a preferred embodiment, the demodulator 10 (FIG. 3) and the decoder 12 are configured by a control signal to process the PVVS format of the satellite signal.

В спутниковом ПВВС-режиме, как и в режиме ЦСС, система АРУ демодулятора 10 использует выходной сигнал ограничителя КМФС через мультиплексор 40. Получаемый таким образом отрегулированный по коэффициенту усиления, отфильтрованный, преобразованный в цифровую форму выход видеосигнала из блока 25 затем обрабатывают, декодируют алгоритмом Витерби и исправляют в нем ошибки блоками 50 и 60 декодера 12. В режиме ПВВС, в противоположность режиму ЦСС, блок 50 можно конфигурировать для пяти различных скоростей передачи кода (1/2, 2/3, 3/4, 5/6 и 7/8). Полученный таким образом декодированный алгоритм Витерби выходной сигнал от блока 60 направляют через мультиплексор 65 к преобразователю символов в байты 70. Выходной сигнал преобразователя 70 обращенно перемежают сигналами блоков 75, 80, 90 и 95, которые конфигурируют для функции обращенного перемежителя Форни. Обращенно перемеженный выходной сигнал из запоминающего устройства 95 декодируют декодером Рида-Соломона 110, дешифруют относительно псевдослучайных последовательностей блоком 115 и затем направляют через мультиплексор 120 к выходному процессору 125. Декодированный, демодулированный выходной сигнал от процессора 125 обрабатывают схемами 130, 135 и 140. In the satellite PVVS mode, as well as in the DSS mode, the AGC system of the demodulator 10 uses the output of the KMFS limiter through the multiplexer 40. The thus obtained gain-adjusted, filtered, digitalized video signal output from block 25 is then processed and decoded by the Viterbi algorithm and correct errors in it by blocks 50 and 60 of decoder 12. In the PVVS mode, in contrast to the DSS mode, block 50 can be configured for five different code rates (1/2, 2/3, 3/4, 5/6, and 7 / 8). The Viterbi decoded algorithm thus obtained, the output signal from block 60 is sent through a multiplexer 65 to a character to byte converter 70. The output from converter 70 is inversely interleaved by the signals of blocks 75, 80, 90, and 95, which are configured for the Forney deinterleaver function. The reverse-interleaved output from memory 95 is decoded by the Reed-Solomon decoder 110, decrypted with respect to the pseudo-random sequences by block 115, and then sent through a multiplexer 120 to output processor 125. The decoded, demodulated output from processor 125 is processed by circuits 130, 135 and 140.

В другом варианте осуществления демодулятор 10 (фиг. 4) и декодер 12 конфигурируют посредством сигнала управления для приема ПВВС-формата кабельного сигнала. В кабельном режиме ПВВС система АРУ демодулятора 10 использует выходной сигнал ограничителя КАМ через мультиплексор 40. Ограничитель КАМ конфигурируют либо для 64-точечной, либо 256-точечной совокупности символов в зависимости от входного сигнала в демодулятор 10. Полученные таким образом данные, восстановленные выбранной конфигурацией ограничителя на выходе мультиплексора 40, дифференциально декодируют блоком 45 и направляют к мультиплексору 65 декодера 12. In another embodiment, the demodulator 10 (FIG. 4) and the decoder 12 are configured by a control signal to receive the PVVA format of the cable signal. In the PVVA cable mode, the AGC system of the demodulator 10 uses the output of the KAM limiter through the multiplexer 40. The KAM limiter is configured for either a 64-point or 256-point combination of symbols depending on the input signal to the demodulator 10. The data thus obtained restored by the selected limiter configuration at the output of the multiplexer 40, differentially decoded by the block 45 and sent to the multiplexer 65 of the decoder 12.

Декодированный выходной сигнал блока 45 направляют через мультиплексор 65 к преобразователю символов в байты 70. Выходной сигнал преобразователя 70 обращенно перемежают сигналами блоков 75, 80, 90 и 95, которые конфигурируют, например, для функции обращенного перемежителя Форни. Обращенно перемеженный выходной сигнал из запоминающего устройства 95 декодируют декодером Рида-Соломона 110, дешифруют относительно псевдослучайных последовательностей блоком 115 и направляют через мультиплексор 120 к выходному процессору 125. Декодированный, демодулированный выходной сигнал от процессора 125 обрабатывают схемами 130, 135 и 140. The decoded output of block 45 is routed through a multiplexer 65 to a character to byte converter 70. The output from converter 70 is deinterleaved with the signals of blocks 75, 80, 90, and 95, which are configured, for example, for the Forney deinterleaver function. The reverse-interleaved output from memory 95 is decoded by the Reed-Solomon decoder 110, decrypted relative to the pseudo-random sequences by block 115, and routed through multiplexer 120 to output processor 125. The decoded, demodulated output from processor 125 is processed by circuits 130, 135, and 140.

Функции демодулятора 10, декодера 12, средства для конфигурирования и выбора этих функций можно осуществить разными способами. Например, вместо использования мультиплексоров для выбора функций можно использовать конфигурируемую логическую схему. Либо для выбора отдельных выходных сигналов функции вместо использования мультиплексоров для выбора можно применить логическую схему трех буферизаций с тремя состояниями. Кроме этого, при применении принципов данного изобретения сами функции могут изменяться для обеспечения декодирования и демодуляции других форматов входного сигнала. The functions of the demodulator 10, decoder 12, means for configuring and selecting these functions can be implemented in various ways. For example, instead of using multiplexers to select functions, you can use a configurable logic circuit. Or, to select the individual output signals of the function, instead of using multiplexers to select, you can apply the logic of three buffers with three states. In addition, when applying the principles of the present invention, the functions themselves can be changed to provide decoding and demodulation of other input signal formats.

Claims

1. A system for receiving and adaptive processing of a carrier modulated by video in one format from a variety of different modulation formats used for satellite, terrestrial or cable transmission, comprising an adaptive demodulator circuit, characterized in that the adaptive demodulator circuit contains a synchronization recovery circuit for recovering synchronization data from a modulated carrier, an adaptive carrier recovery circuitry responsive to synchronization data for recovering video information from a carrier in various modulation formats and a selectable limiter contained in an adaptive carrier recovery scheme for applying a set of decision thresholds to data provided by an adaptive carrier recovery scheme for recovering video information, the set of decision thresholds being selected from a plurality of sets of decision thresholds used for various modulation formats.

2. The system according to claim 1, characterized in that it contains an automatic gain control (AGC) circuit providing the gain control output signal as a function of the difference between the signal received before the limiter and the signal received after the limiter.

3. The system according to claim 1, characterized in that the synchronization recovery circuit contains a configurable filter to compensate for changes in the excess bandwidth of the modulated carrier.

4. The system according to claim 1, characterized in that the limiter is designed to set decision thresholds corresponding to character sets of amplitude-pulse modulation (AIM), quadrature phase shift keying (QPSF) or quadrature amplitude modulation (QAM).

5. The system according to claim 1, characterized in that in the modulation format of the video information used a combination of characters containing many character points.

6. The system according to claim 1, characterized in that the adaptive carrier recovery circuit also comprises a selectable corrector to compensate for errors related to the transmission channel in which the configuration of the corrector filter circuit is selected in accordance with the modulated carrier modulation format.

7. The system according to claim 6, characterized in that the selected corrector contains a corrector filter with input control and a corrector with decisive feedback.

8. The system according to claim 1, characterized in that it further comprises a selectable differential decoder for differential decoding of the signal obtained by the adaptive carrier recovery circuit.

9. The system according to claim 1, characterized in that the adaptive carrier recovery circuit is designed to operate at different clock frequencies.

10. The system according to claim 1, characterized in that it further comprises a signal quality detector, forming as an output signal an estimate of the error that occurs in the reconstructed video information received from different modulation formats.

11. The system of claim 10, wherein the adaptive carrier recovery circuit is automatically configured to be compatible with a modulated video carrier modulation format in response to an error estimate.

12. The system of claim 10, wherein the error estimate is a function of the sum of the squares of the quadrature components of the signal processed by the adaptive carrier recovery circuit.

13. The system of claim 10, wherein the error estimate is a function of the difference between the first and second values, the first value characterizing the sum of the squares of the quadrature components of the signal input to the limiter, and the second value characterizing the sum of the squares of the quadrature components of the output signal of the limiter.

14. A receiver for adaptively processing an input signal containing data in one format from a variety of different input formats, and in which data is encoded in one format from many different encoding formats, characterized in that it contains a synchronization recovery circuit for recovering synchronization information from an input signal as functions of the received input signal format, data recovery circuitry responsive to synchronization information for data recovery, selectable limiter contained in circuit e data recovery, for applying a set of decision thresholds to data provided by a data recovery scheme for data recovery, wherein the set of decision thresholds is selected from a plurality of sets of decision thresholds used for different input formats, and an adaptive decoder for selectively decoding the restored data as a function the received data encoding format to obtain reconstructed and decoded output data.

15. The receiver of claim 14, wherein the input signal is a data modulated carrier and the input formats are modulating formats, and the modulating and coding formats are used for satellite, terrestrial or cable transmission, and the data recovery scheme is an adaptive carrier recovery scheme .

16. The receiver according to clause 15, characterized in that it contains a signal quality detector that provides as an output signal an estimate of the error that occurs in the restored and decoded output data.

17. The receiver according to clause 16, characterized in that it is automatically configured for compatibility with the accepted format of the carrier modulation in response to an error estimate.

18. A receiver for adaptive processing of a carrier modulated by video in one format from a variety of different modulation formats, and in which the modulating video is encoded in one format from many different formats, characterized in that it contains a synchronization recovery circuit for recovering synchronization data from a modulated carrier as a function the received carrier modulation format, an adaptive carrier recovery scheme that responds to synchronization data to recover modulating data from m a duplicated carrier, a selectable terminator contained in an adaptive carrier recovery scheme for applying a set of decision thresholds to data provided by an adaptive carrier recovery scheme for recovering modulating data, the set of decision thresholds being selected from a plurality of sets of decision thresholds used for various formats modulations, Viterbi decoder for decoding with Viterbi algorithm the recovered modulating data and providing decoded with Viterbi algorithm and an output signal as a function of the received data encoding format, a deinterleaver for deinterleaving the output signal decoded by the Viterbi algorithm and providing an output signal in accordance with a deinterleaving function selected from a plurality of deinterleaving functions, a Reed-Solomon decoder for correcting errors of the deinterleaved output signal for providing an error corrected output signal and a pseudo-random sequence decoder for decryption pseudo-random sequences in the output with error correction.