RU2160908C2 - Interrogator for electronic identification system - Google Patents
Interrogator for electronic identification system Download PDFInfo
- Publication number
- RU2160908C2 RU2160908C2 RU97119428A RU97119428A RU2160908C2 RU 2160908 C2 RU2160908 C2 RU 2160908C2 RU 97119428 A RU97119428 A RU 97119428A RU 97119428 A RU97119428 A RU 97119428A RU 2160908 C2 RU2160908 C2 RU 2160908C2
- Authority
- RU
- Russia
- Prior art keywords
- generator
- frequency
- signal
- delay
- matrix
- Prior art date
Links
Images
Landscapes
- Near-Field Transmission Systems (AREA)
Abstract
Description
Это изобретение относится к системам электронной идентификации, особенно к системам, содержащим запросчик и один или более ответчик, не находящийся с ним в контакте. This invention relates to electronic identification systems, especially to systems containing a requestor and one or more responders not in contact with him.
Находящаяся на рассмотрении заявка на патент N 95053500, поданная 16 марта 1995 года настоящим заявителем, включает краткую ссылку, относящуюся к запросчику, включающему цифровой фильтр и способному обнаруживать небольшие изменения в добротности, и изобретение этой заявки может быть использовано в таком запросчике. The pending patent application No. 95053500, filed March 16, 1995 by the present applicant, includes a brief reference relating to a requestor including a digital filter and capable of detecting small changes in the quality factor, and the invention of this application can be used in such a requestor.
Запросчики и не находящиеся с ними в контакте ответчики являются известными и одна такая система описывается в опубликованной Европейской патентной заявке N 0585132, (CSIR). В этой заявке ответчик идентифицируется за счет синхронизации выделенного сигнала данных и синхронизирующего сигнала, но такой запросчик не может обнаруживать малые изменения частоты в системе, имеющей широкую, полосовую добротность. В Европейской заявке N 0374018 (Etat Francais) детектор кредитных карточек объединяется с емкостным трехточечным генератором с параллельным питанием и перестраиваемой частотой, но изменение частоты является существенным и зависящим от двух конденсаторов и индуктивности, когда детектор связан с кредитной карточкой. Такой детектор не может обнаруживать малые изменения частоты. Interrogators and non-contact defendants are known and one such system is described in published European Patent Application No. 0585132, (CSIR). In this application, a transponder is identified by synchronizing a dedicated data signal and a synchronizing signal, but such a interrogator cannot detect small frequency changes in a system having a wide, band-Q factor. In European application N 0374018 (Etat Francais), a credit card detector is combined with a capacitive three-point generator with parallel power and a tunable frequency, but the change in frequency is significant and depends on two capacitors and inductance when the detector is connected to a credit card. Such a detector cannot detect small frequency changes.
В соответствии с изобретением, запросчик для электронной системы идентификации содержит первый генератор, выполненный так, чтобы изменять частоту в соответствии с частотой принимаемого сигнала; второй генератор, выполненный так, чтобы менять частоту в соответствии с частотой первого генератора после задержки нескольких циклов принимаемого сигнала; и устройство для обнаружения разности фаз между первым и вторым генераторами. In accordance with the invention, the interrogator for the electronic identification system comprises a first generator configured to vary the frequency in accordance with the frequency of the received signal; a second generator configured to change the frequency in accordance with the frequency of the first generator after delaying several cycles of the received signal; and a device for detecting a phase difference between the first and second generators.
Указанная задержка может обеспечиваться за счет использования фильтра нижних частот синхронного детектора в устройстве фазового дискриминатора. The specified delay can be achieved through the use of a low-pass filter of a synchronous detector in the phase discriminator device.
Первый генератор может быть чувствительным к изменениям сопротивления и тогда второй генератор будет нечувствителен к изменениям сопротивления. Первый генератор может представлять собой емкостный трехточечный генератор с параллельным питанием, выполненным так, что является нестабильным. Второй генератор может представлять собой генератор, управляемый напряжением. The first generator may be sensitive to changes in resistance and then the second generator will be insensitive to changes in resistance. The first generator may be a capacitive three-point generator with parallel power, designed so that it is unstable. The second generator may be a voltage controlled oscillator.
Предпочтительно, чтобы генератор, кроме того, содержал устройство обнаружения фазовых изменений, такое, как цифровой фильтр, который, кроме того, измеряет частоту, на которой происходят изменения фазы, причем такие измерения частоты показывают частоту модуляции, и, таким образом, сигнал идентификации ответчика, не находящегося в контакте. Preferably, the generator further comprises a phase change detection device, such as a digital filter, which furthermore measures the frequency at which the phase changes occur, and such frequency measurements show a modulation frequency, and thus a transponder identification signal not in contact.
Предпочтительно, чтобы вход для цифрового фильтра содержал матрицу триггеров; линию задержки, соединенную с каждым триггером и выполненную так, что временная задержка, обеспечиваемая каждой линией задержки, увеличивается дискретно вдоль матрицы; и устройство для получения сигналов от емкостного трехточечного генератора с параллельным питанием и второго генератора как первого и второго сигналов синхронизации и для получения указанных синхронизирующих сигналов, относящихся к каждой паре линии триггер/задержка, таким образом, что, когда разность фаз между сигналами синхронизации соответствует времени, которое меньше, чем временная задержка, обеспечиваемая линией задержки, связанный с ней триггер обеспечивает первый логический выходной сигнал, и когда указанное время больше, чем временная задержка, обеспечиваемая линией задержки, связанный с ней триггер обеспечивает второй логический выходной сигнал. Preferably, the input for the digital filter contains a matrix of triggers; a delay line connected to each trigger and made so that the time delay provided by each delay line increases discretely along the matrix; and a device for receiving signals from a capacitive three-point generator with parallel power supply and a second generator as the first and second synchronization signals and for receiving the specified synchronization signals related to each pair of trigger / delay lines, so that when the phase difference between the synchronization signals corresponds to time which is less than the time delay provided by the delay line, the associated trigger provides the first logical output signal, and when the specified time is longer, than time delay provided by the delay line, the associated trigger logic provides a second output signal.
Предпочтительно, кроме того, обеспечить наличие второй матрицы триггеров и линий задержки, связанных противоположным образом по отношению к первой матрице, так, что, если первый сигнал синхронизации опережает второй сигнал синхронизации, изменяется логический выходной сигнал первой, матрицы и, если первый сигнал синхронизации отстает от второго сигнала синхронизации, изменяется логический выходной сигнал второй матрицы. In addition, it is preferable to ensure the presence of a second matrix of triggers and delay lines oppositely connected with respect to the first matrix, so that if the first synchronization signal is ahead of the second synchronization signal, the logical output signal of the first matrix is changed and if the first synchronization signal is behind from the second synchronization signal, the logical output signal of the second matrix is changed.
Теперь изобретение будет описано с помощью примера только со ссылкой на сопровождающие чертежи, на которых:
фиг. 1 изображает принципиальную электронную схему идентификации;
фиг. 2 изображает по частям в виде блок-схемы запросчик в соответствии с настоящим изобретением;
фиг. 3a и 3b изображают изменения тока и напряжения на антенне запросчика;
фиг. 4a и 4b изображают соответственно напряжение и частоту на выходе емкостного трехточечного генератора с параллельным питанием и фиг. 4c изображает результирующий сигнал ошибки;
фиг. 5 изображает действие схемы фазового дискриминатора;
фиг. 6 изображает принцип нового расположения для обеспечения входного сигнала по отношению к цифровому фильтру.The invention will now be described by way of example only with reference to the accompanying drawings, in which:
FIG. 1 depicts a circuit diagram of an identification circuit;
FIG. 2 depicts, in parts of a block diagram, an interrogator in accordance with the present invention;
FIG. 3a and 3b show changes in current and voltage at the interrogator antenna;
FIG. 4a and 4b respectively represent the voltage and frequency at the output of a capacitive three-point generator with parallel power supply and FIG. 4c shows the resulting error signal;
FIG. 5 depicts the operation of a phase discriminator circuit;
FIG. 6 depicts the principle of a new arrangement for providing an input signal with respect to a digital filter.
На фиг. 1 показана электронная схема идентификации, которая содержит запросчик 10 и пассивный ответчик 12. Запросчик передает энергию на ответчик, как показано позицией 14, например, на частоте от 150 до 256 кГц, и ответчик использует энергию для ответа с сигналом идентификации 16, например, на частоте в несколько сотен МГц, модулированного по амплитуде, частоте или фазе с помощью известных методик. Например, ответчик модифицирует частоту сигнала за счет изменения полной добротности системы. In FIG. 1, an identification electronic circuit is shown that includes an
В находящейся на рассмотрении заявке на патент N 95053500, поданной 16 марта 1995 года настоящим заявителем, описывается ответчик, имеющий передающую антенну данных, которая модулируется за счет укорачивания ее катушки таким образом, что добротность системы запросчик-ответчик изменяется. Конструкция антенны такова, что добротность является широкой и полосовой, так что обнаружение малого изменения частоты не может быть достигнуто за счет известных методик. Pending Patent Application No. 95053500, filed March 16, 1995 by the present applicant, describes a transponder having a transmitting data antenna that is modulated by shortening its coil so that the quality factor of the interrogator-transponder system is changed. The antenna design is such that the quality factor is wide and band, so that the detection of a small frequency change cannot be achieved due to known techniques.
Фиг. 2 изображает схему запросчика, способного обнаруживать малое изменение частоты в таких условиях. Первичная катушка антенны 34 запросчика 10 связана со схемой функции отрицания, содержащей два полевых транзистора со структурой металл-оксид-полупроводник 30, 32 и каждый конец катушки 34 связан соответственно с одним или двумя конденсаторами 36, 38. FIG. 2 depicts a design of an interrogator capable of detecting a small change in frequency under such conditions. The primary coil of the
Схема основывается на емкостном трехточечном генераторе с параллельным питанием, и величины выбираются таким образом, чтобы, в противоположность традиционным принципам конструирования, генератор являлся нестабильным. Схема функции отрицания обладает значительной способностью управления и таким образом, значительной передачей энергии. The scheme is based on a capacitive three-point generator with parallel power supply, and the values are selected so that, in contrast to traditional design principles, the generator is unstable. The negation function circuit has a significant control ability and thus a significant energy transfer.
Фиг. 3a и 3b являются соответственно графиками тока через первичную катушку 34 и напряжения на первичной катушке 34 при включении схемы; стабильное состояние достигается быстро, и токи могут быть высокими - порядка 50 мА. FIG. 3a and 3b are, respectively, graphs of the current through the
Выходной сигнал генератора, который обозначен V3 на фиг. 2, связан с фазовым дискриминатором и фильтром нижних частот фазового дискриминатора 40, выходной сигнал которого связан с генератором, управляемым натяжением (VCO) 42, и входной схемой 46 устройства обнаружения фазовых изменений 48. Генератор, управляемый напряжением 42, питает как делитель 44, так и входную схему 46. Устройство обнаружения фазовых изменений 48 связано с выделением данных и схемой идентификации пассивного ответчика 49.The output of the generator, which is denoted by V 3 in FIG. 2 is connected to a phase discriminator and a low-pass filter of the
Генератор, убавляемый натяжением 42, обычно состоит из конденсатора и инжектора тока и, не имея катушки, является нечувствительным к изменениям частоты сигнала, принимаемого антенной 34. Генератор, управляемый токам 42, генерирует частоту, которая в 8 раз превышает частоту сигнала V3 от емкостного трехточечного генератора с параллельным питанием, и делитель 44 делит эту частоту на 8 для питания фазового дискриминатора 40, обозначенную как V5. Причина в том, что цифровой фильтр 48 требует 8 импульсов синхронизации для каждого импульса синхронизации, полученного от емкостного трехточечного генератора с параллельным питанием.The generator, reduced by
В ходе работы фазовый дискриминатор 40 обеспечивает сигнал ошибки, и генератор, управляемый током 42, работает с целью отмены ошибки, синхронизируя частоту генератора 42 с частотой емкостного трехточечного генератора с параллельным питанием. During operation, the
Теперь предположим, что ответчик 12 модулируется для изменения добротности системы; частота емкостного трехточечного генератора с параллельным питанием изменяется на небольшую величину, и это изменение частоты измеряется при использовании сигнала ошибки. Now suppose that the
Модуляция осуществляется за счет замыкания и размыкания переключателя в ответчике 12 по отношению к короткой части его передающей катушки данных, и это действие проиллюстрировано на фиг. 4a, которая показывает напряжение на катушке антенны 34; если переключатель замкнут, напряжение между пиками неизменно, хотя абсолютное значение сигнала изменяется; это составляет заметный контраст по отношению к схемам с запросчиком известного уровня техники, которые обнаруживают поглощение энергии и, таким образом, допускают значительное изменение сигнала от пика до пика. Показано действие одного замыкания и размыкания переключателя, т.е. одного бита данных ответчика. Modulation is accomplished by closing and opening the switch in the
Фиг. 4b изображает выходной сигнал емкостного трехточечного генератора с параллельным питанием; существует действительно небольшое изменение частоты, незаметное на фиг. 4b, но проиллюстрированное на фиг. 4c, которая изображает выходной сигнал фазового дискриминатора 44 (т.е. V3-V5) и, следовательно, входной сигнал по отношению к генератору, управляемого напряжением 42, и схеме 46.FIG. 4b shows the output of a capacitive three-point generator with parallel power; there is a really small change in frequency, invisible in FIG. 4b, but illustrated in FIG. 4c, which depicts the output signal of the phase discriminator 44 (i.e., V 3 -V 5 ) and, therefore, the input signal with respect to the voltage controlled
Фиг. 5 изображает схематически действие фазового дискриминатора 40. Показаны изменения во времени V3 входного сигнала от емкостного трехточечного генератора с параллельным питанием; V5, входного сигнала от делителя 44; и V3-V5, выходного сигнала фазового дискриминатора. Два сигнала медленно смещаются в сторону. Для ясности, величины являются такими, которые были бы связаны с очень большой катушкой антенны в ответчике, которая бы не использовалась на практике.FIG. 5 depicts schematically the action of the phase discriminator 40. Shown are the changes in time V 3 of the input signal from a capacitive three-point generator with parallel power; V 5 , the input signal from the
Если бы схеме коррекции ошибки была дана возможность работать быстро, показанный сдвиг в сторону не происходил бы и сигнал генератора, управляемого напряжением, быстро бы следовал за сигналом емкостного трехточечного генератора с параллельным питанием, и ни задержка, ни соответствующее изменение фазы не могли бы быть измерены. Наличие фильтра нижних частот синхронного детектора в дискриминаторе 40 замедляет процесс таким образом, что коррекция проводится только после нескольких циклов, позволяя тем самым обнаружить ошибку и, следовательно, изменение частоты емкостного трехточечного генератора с параллельным питанием. If the error correction circuit were given the opportunity to work quickly, the shown shift to the side would not occur and the signal of the voltage-controlled generator would quickly follow the signal of the capacitive three-point generator with parallel power supply, and neither the delay nor the corresponding phase change could be measured . The presence of a low-pass filter of the synchronous detector in the
На фиг. 6 показана входная схема 46, которая получает два сигнала синхронизации V3 и V5 для передачи на цифровой фильтр 48, который представляет собой один конкретный вариант устройства обнаружения фазовых изменений. Функциями схемы является измерение времени между поднимающимися краями сигналов V3 и V5, показанными на фиг. 5 и передача их на цифровой фильтр 48.In FIG. 6 shows an
Фиг. 6 изображает ряд триггеров и линии задержки, расположенные в двух блоках; предполагается, что эта схема, которую можно рассматривать как блочную схему синхронизации, является новой в любой заявке. FIG. 6 shows a series of triggers and delay lines located in two blocks; it is assumed that this scheme, which can be considered as a block synchronization scheme, is new in any application.
Первый блок содержит три идентичные схемы триггеров 52, 54, 56, каждая с линией задержки 53, 55, 57, подключенной параллельно. Каждый из входных сигналов синхронизации схем триггеров и линий задержки снабжается сигналом синхронизации от емкостного трехточечного генератора с параллельным питанием (фиг. 2) на линии 58, и выходные сигналы триггеров связаны с цифровым фильтром 48. The first block contains three
Второй блок, являющийся зеркальным отображением первого блока, содержит три схемы триггеров 62, 64, 66 и линии задержки 63, 65, 67, которые снабжаются на линии 68 сигналом синхронизации от генератора, управляемого напряжением 42 (фиг. 2). Каждая линия задержки связана перекрестным образом с соответствующей схемой триггеров в другом блоке. The second block, which is a mirror image of the first block, contains three
Хотя в каждом блоке показаны три триггера и линии задержки, на практике должно обеспечиваться намного большее их число, например, 100 или 200, для получения требуемой степени точности. Although three triggers and delay lines are shown in each block, in practice a much larger number, such as 100 or 200, should be provided to obtain the required degree of accuracy.
Линии задержки выполнены таким образом, что в верхнем и нижнем блоках фиг. 6 каждая линия обеспечивает задержку, которая отличается на одну единицу, например, на 1 пикосекунду от предыдущей линии задержки; показаны накопленные задержки в 1, 2 и 3 пикосекунды. The delay lines are designed such that in the upper and lower blocks of FIG. 6, each line provides a delay that differs by one unit, for example, 1 picosecond from the previous delay line; cumulative delays of 1, 2, and 3 picoseconds are shown.
Рассматривая сначала верхний блок, можно видеть, что на каждом поднимающемся краю сигнала синхронизации V3 записывается сигнал синхронизации емкостного трехточечного генератора с параллельным питанием по отношению к добротности на каждой схеме триггеров. Если сигнал синхронизации генератора, управляемого напряжением, является более медленным, чем сигнал синхронизации емкостного трехточечного генератора с параллельным питанием по отношению ко времени, проходящему между задержками времени, обеспечиваемыми последовательными линиями задержки, показанными линиями 55 и 57, то триггер 55 будет обеспечивать выходной сигнал 1 и триггер 57 будет обеспечивать выходной сигнал 0; в матрице большего размера все триггеры, расположенные ниже 55, будут давать выходной сигнал 1 и все триггеры, расположенные выше 57, будут давать выходной сигнал 0.Looking first at the top block, one can see that on each rising edge of the synchronization signal V 3 , the synchronization signal of a capacitive three-point generator with parallel power supply with respect to the quality factor is recorded on each trigger circuit. If the synchronization signal of the voltage-controlled generator is slower than the synchronization signal of a capacitive three-point generator with parallel power with respect to the time elapsed between the time delays provided by the serial delay lines shown by
Если сигнал синхронизации генератора, управляемого напряжением, быстрее, чем сигнал синхронизации емкостного трехточечного генератора с параллельным питанием, нижний блок триггеров и линий задержки определяет время задержки. Недействующий блок обеспечивает неизменяемый логический выходной сигнал в каждом случае. If the synchronization signal of a voltage-controlled generator is faster than the synchronization signal of a capacitive three-point generator with parallel power, the lower block of triggers and delay lines determines the delay time. An inactive unit provides an unchanged logical output in each case.
Выходные сигналы всех схем триггеров в обоих блоках связаны с цифровым фильтром 48; он может быть сконструирован на основе известных принципов, таких, как 32-х битовый IEEE цифровой фильтр с плавающей запятой, и его выходной сигнал показывает временную задержку между сигналами синхронизации, которая, следовательно, измерялась при использовании сигнала ошибки, генерируемого из их разности фаз. The output signals of all trigger circuits in both blocks are connected to a
В ответчике, не находящемся в контакте и посылающем сигнал идентификации, модуляция, изображенная на фиг. 4a, приводит к тому, что частота генерации емкостного трехточечного генератора с параллельным питанием увеличивается и уменьшается попеременно в зависимости от того, разомкнут или замкнут переключатель ответчика. Система обнаруживает частоту, на которой происходят эти изменения частоты, которая является характеристической частотой модуляции отдельного ответчика. In a transponder not in contact and sending an identification signal, the modulation shown in FIG. 4a, the frequency of generation of a capacitive three-point generator with parallel power supply increases and decreases alternately depending on whether the transponder switch is open or closed. The system detects the frequency at which these frequency changes occur, which is the characteristic modulation frequency of an individual transponder.
Схема запросчика, описанная выше, является быстродействующей и может работать на частоте синхронизации 14 МГц; традиционный аналого-цифровой преобразователь не может работать с такой скоростью. The interrogator circuit described above is high-speed and can operate at a synchronization frequency of 14 MHz; a traditional analog-to-digital converter cannot operate at that speed.
Преимуществом схемы, соответствующей настоящему изобретению, является тот факт, что, в зависимости от характеристик фильтра нижних частот синхронного детектора, сигнал коррекции от генератора, управляемого напряжением, может иметь существенную величину, либо по энергии, либо по времени. Оптимальный входной сигнал по отношению к блоку обработки цифрового сигнала может быть приложен за счет обеспечения подходящих характеристик фильтра нижних частот синхронного детектора. An advantage of the circuit of the present invention is the fact that, depending on the characteristics of the low-pass filter of the synchronous detector, the correction signal from the voltage-controlled generator can be significant, either in energy or in time. An optimal input signal with respect to the digital signal processing unit can be applied by providing suitable low-pass filter characteristics of the synchronous detector.
Claims (8)
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GBGB9508600.5A GB9508600D0 (en) | 1995-04-27 | 1995-04-27 | Electronoc identification system |
GB9508600.5 | 1995-04-27 | ||
GB9511085.4 | 1995-06-01 |
Publications (2)
Publication Number | Publication Date |
---|---|
RU97119428A RU97119428A (en) | 1999-09-20 |
RU2160908C2 true RU2160908C2 (en) | 2000-12-20 |
Family
ID=10773641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU97119428A RU2160908C2 (en) | 1995-04-27 | 1996-04-26 | Interrogator for electronic identification system |
Country Status (2)
Country | Link |
---|---|
GB (1) | GB9508600D0 (en) |
RU (1) | RU2160908C2 (en) |
-
1995
- 1995-04-27 GB GBGB9508600.5A patent/GB9508600D0/en active Pending
-
1996
- 1996-04-26 RU RU97119428A patent/RU2160908C2/en active
Also Published As
Publication number | Publication date |
---|---|
GB9508600D0 (en) | 1995-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5101117A (en) | Variable delay line phase-locked loop circuit synchronization system | |
US4796028A (en) | Apparatus for bidirectional data transmission | |
US5418822A (en) | Configuration for clock recovery | |
KR910002135A (en) | Phase difference detection circuit | |
US4354124A (en) | Digital phase comparator circuit | |
EP0329418B1 (en) | Circuit synchronization system | |
US4975650A (en) | Phase detector | |
EP0370528A3 (en) | Serial clock generating circuit | |
EP0952669B1 (en) | Phase comparison circuit | |
GB1533544A (en) | Phase-locked loop circuit | |
EP0823059B1 (en) | Interrogator for electronic identification system | |
US5982835A (en) | Digital processing phase lock loop for synchronous digital micro-wave apparatus | |
RU2160908C2 (en) | Interrogator for electronic identification system | |
KR960000146B1 (en) | Process and system for transmitting energy and data | |
EP1964261B1 (en) | Electric circuit for and method of generating a clock signal | |
US5978427A (en) | Phase-locked loop circuit having a lock state detecting function | |
KR100629538B1 (en) | Circuit for determining the time difference between two edges of a first and of a second digital signal | |
ATE165699T1 (en) | PHASE CONTROL LOOP | |
SU1525930A1 (en) | Device for receiving relative bi-pulse signal | |
RU2009616C1 (en) | Device for measuring side radiations of radio transmitters | |
RU97119428A (en) | REQUEST FOR ELECTRONIC IDENTIFICATION SYSTEM | |
JP3540003B2 (en) | FSK demodulation circuit and frequency storage circuit | |
SU864171A1 (en) | Device for measuring panoramic receiver input signal frequency | |
KR0136350B1 (en) | Demodulation apparatus of frequency detection | |
SU1748249A1 (en) | Device for phase automatic-frequency control |