RU2109334C1 - Multichannel computer interfacing device - Google Patents
Multichannel computer interfacing device Download PDFInfo
- Publication number
- RU2109334C1 RU2109334C1 RU95100258A RU95100258A RU2109334C1 RU 2109334 C1 RU2109334 C1 RU 2109334C1 RU 95100258 A RU95100258 A RU 95100258A RU 95100258 A RU95100258 A RU 95100258A RU 2109334 C1 RU2109334 C1 RU 2109334C1
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- channel
- capture
- switching node
- Prior art date
Links
Images
Landscapes
- Multi Processors (AREA)
Abstract
Description
Изобретение относится к области цифровой вычислительной техники и может быть использовано при организации многомашинных комплексов и многопроцессорных систем и для решения задач сопряжения вычислительных машин в сложных многомашинных комплексах, например в узлах связи. The invention relates to the field of digital computing and can be used in organizing multi-machine complexes and multiprocessor systems and for solving problems of pairing computers in complex multi-machine complexes, for example, in communication centers.
Известно многоканальное устройство для сопряжения вычислительных машин [1] , содержащее две группы каналов, каждый из которых содержит триггер заявок, узел приоритета, коммутатор, дешифратор адреса, элементы ИЛИ, И, НЕ и выходной триггер, в каждом канале выход триггера заявок соединен с входом узла приоритета, выход которого соединен с управляющим входом коммутатора, выходы дешифратора адреса и элемента ИЛИ соединены с входами элемента И, выход которого соединен с первым входом выходного триггера и с входом элемента НЕ, выход которого соединен с вторым входом выходного триггера, управляющие и адресные выходы-входы первой группы каналов соединены с соответствующими управляющими и адресными выходами-входами второй группы каналов. A multi-channel device for interfacing computers [1] is known, which contains two groups of channels, each of which contains a request trigger, a priority node, a switch, an address decoder, OR, AND, NOT elements and an output trigger, in each channel the output of the application trigger is connected to the input priority node, the output of which is connected to the control input of the switch, the outputs of the address decoder and the OR element are connected to the inputs of the AND element, whose output is connected to the first input of the output trigger and to the input of the element NOT, the output of which is connected nen to a second input of the output trigger, control outputs and address inputs of the first group of channels connected to respective control outputs and address inputs of the second channel group.
Признаками, которые совпадают с признаками заявляемого изобретения, являются наличие триггера заявок, узла приоритета, коммутатора, дешифратора адреса, элементов ИЛИ, И, НЕ и выходного триггера, а также наличие сходных информационных связей между группами каналов и коммутатором. Signs that coincide with the features of the claimed invention are the presence of an application trigger, priority node, switch, address decoder, OR, AND, NOT elements and an output trigger, as well as the presence of similar information links between channel groups and the switch.
Недостаток этого устройства состоит в больших аппаратурных затратах, которые необходимы для организации двухстороннего обмена в многомашинном комплексе в асинхронном режиме. The disadvantage of this device is the large hardware costs that are necessary for the organization of two-way exchange in a multi-machine complex in asynchronous mode.
Наиболее близким к заявляемому является многоканальное устройство для сопряжения вычислительных машин [2], содержащее две группы, каждая из которых содержит n каналов и два арбитра магистрали, а каждый канал содержит триггер заявок, элемент ИЛИ, два элемента НЕ, три элемента И, коммутатор, дешифратор адреса, выходной триггер, триггер захвата, элемент ИЛИ-НЕ, в каждом канале информационный и стробирующий входы триггера заявок соединены соответственно с входом запроса и первым синхронизирующим входом канала, приоритетный вход канала соединен с первым входом элемента ИЛИ и с входом первого элемента НЕ, выход которого соединен с первым входом первого элемента И, выход которого соединен с выходом запроса канала, первая группа адресных входов канала соединена с входами дешифратора адреса, выход которого соединен с первым входом выходного триггера и с входом второго элемента НЕ, второй синхронизирующий вход канала соединен с управляющим входом дешифратора адреса, вторая группа адресных входов соединена с информационными входами коммутатора, выходы которого соединены с группой выходов канала, выход элемента ИЛИ соединен с приоритетным выходом канала, выходы и входы каждого из арбитров магистрали соединены с соответствующими управляющими входами каналов первой и второй групп. Closest to the claimed one is a multi-channel device for interfacing computers [2], which contains two groups, each of which contains n channels and two line arbitrators, and each channel contains a request trigger, an OR element, two NOT elements, three AND elements, a switch, address decoder, output trigger, capture trigger, OR element, in each channel the information and gate inputs of the request trigger are connected respectively to the request input and the first synchronizing channel input, the channel priority input is connected n with the first input of the OR element and with the input of the first element NOT, the output of which is connected to the first input of the first AND element, the output of which is connected to the channel request output, the first group of channel address inputs is connected to the inputs of the address decoder, the output of which is connected to the first input of the output trigger and with the input of the second element NOT, the second synchronizing channel input is connected to the control input of the address decoder, the second group of address inputs is connected to the information inputs of the switch, the outputs of which are connected to the group channel outputs, the output of the OR element is connected to the priority output of the channel, the outputs and inputs of each of the line arbiters are connected to the corresponding control inputs of the channels of the first and second groups.
Общими признаками, которые совпадают с признаками заявляемого изобретения, являются наличие элементов ИЛИ, И, НЕ, триггера заявок, коммутатора, дешифратора адреса, выходного триггера захвата, а также общей коммутационно-приоритетной структуры. Приоритетный вход канала соединен с первым входом элемента ИЛИ и с входом первого элемента НЕ, выход которого соединен с первым входом первого элемента И, выход которого соединен с выходом запроса канала, первая группа адресных входов канала соединена с входами дешифратора адреса, выход которого соединен с первым входом выходного триггера и с входом второго элемента НЕ, второй синхронизирующий вход канала соединен с управляющим входом дешифратора адреса, вторая группа адресных входов соединена с информационными входами коммутатора, выходы которого соединены с группой выходов канала. Common signs that coincide with the features of the claimed invention are the presence of elements OR, AND, NOT, a trigger of applications, a switch, an address decoder, an output capture trigger, as well as a general switching-priority structure. The priority input of the channel is connected to the first input of the OR element and to the input of the first element NOT, the output of which is connected to the first input of the first AND element, the output of which is connected to the channel request output, the first group of address inputs of the channel is connected to the inputs of the address decoder, the output of which is connected to the first the input of the output trigger and with the input of the second element NOT, the second clock input of the channel is connected to the control input of the address decoder, the second group of address inputs is connected to the information inputs of the switch, you odes are connected to a group of channel outputs.
Из схемы устройства следует, что недостатком этого устройства являются большие аппаратурные затраты и недостаточное быстродействие из-за усложненной логики управления информационным обменом. From the circuit of the device it follows that the disadvantage of this device is the large hardware costs and insufficient performance due to the complicated logic of managing information exchange.
При решении задач сопряжения вычислительных машин в сложных многомашинных комплексах, например в узлах связи, с целью увеличения полезного ресурса ЭВМ при решении специализированных программ одной из основных задач является обеспечение двухстороннего асинхронного обмена между любыми двумя ЭВМ с упрощенной логикой управления их информационного обмена при минимальных затратах на реализацию. When solving the problems of interfacing computers in complex multi-machine complexes, for example, in communication centers, in order to increase the useful resource of computers when solving specialized programs, one of the main tasks is to provide two-way asynchronous exchange between any two computers with a simplified control logic for their information exchange at minimal cost implementation.
Задачей изобретения является сокращение оборудования устройства и, как следствие, сокращение аппаратурных затрат. В многоканальное устройство для сопряжения вычислительных машин, содержащее группу из N каналов, каждый из которых содержит триггер заявок, элемент ИЛИ, элемент И, коммутатор, дешифратор адреса, введен узел коммутации, а в каждый канал устройства введен дополнительный элемент И, дополнительный элемент ИЛИ и элемент НЕ, при этом узел коммутации содержит триггер заявок, элемент НЕ, два элемента И, коммутатор, дешифратор адреса, в узле коммутации первый вход подтверждения захвата узла коммутации соединен с выходом подтверждения захвата узла коммутации, вход запроса узла коммутации соединен с входом элемента НЕ и с первым входом первого элемента И, выход которого соединен с входом установки в единицу триггера заявок, выход элемента НЕ соединен с входом установки в ноль триггера заявок, инверсный вход которого соединен с первым выходом захвата узла коммутации и с вторым входом первого элемента И, прямой выход триггера заявок соединен с первым входом второго элемента И и с управляющим входом коммутатора, второй вход второго элемента И соединен с вторым входом подтверждения захвата узла коммутации, выход второго элемента И соединен с выходом разрешения обмена узла коммутации, первая группа адресных входов узла коммутации соединена с дешифратором адреса, синхронизирующий вход которого соединен с синхронизирующим входом узла коммутации, выход дешифратора адреса соединен с вторым выходом захвата узла коммутации, вторая группа адресных входов узла коммутации соединена с информационными входами коммутатора, выходы которого соединены с адресными выходами узла коммутации, в каждом канале вход запроса канала соединен с входом элемента НЕ и с первым входом дополнительного элемента И, выход которого соединен с первым входом триггера заявок, выход элемента НЕ соединен с первым входом дополнительного элемента ИЛИ, выход которого соединен с вторым входом триггера заявок, второй вход дополнительного элемента ИЛИ соединен с приоритетным входом канала, инверсный выход триггера заявок соединен с вторым входом дополнительного элемента И, выходы подтверждения захвата каждого канала объединены по схеме "Монтажное ИЛИ" и соединены с вторым входом подтверждения захвата узла коммутации, выход подтверждения захвата узла коммутации соединен с вторым входом подтверждения захвата каждого канала, первые выходы захвата каждого канала объединены по схеме "Монтажное ИЛИ" и соединены с синхронизирующим входом узла коммутации, первый выход захвата узла коммутации соединен с синхронизирующим входом каждого канала, адресные выходы каждого канала объединены по схеме "Монтажное ИЛИ" и соединены с первой группой адресных входов узла коммутации, адресные выходы узла коммутации соединены с первой группой адресных входов каждого канала. The objective of the invention is to reduce the equipment of the device and, as a consequence, reduce hardware costs. In a multi-channel device for interfacing computers, containing a group of N channels, each of which contains a request trigger, an OR element, an AND element, a switch, an address decoder, a switching node is introduced, and an additional AND element, an additional OR element, and the element is NOT, while the switching node contains a request trigger, the element is NOT, two elements AND, the switch, the address decoder, in the switching node, the first input of the capture confirmation of the switching node is connected to the output of the confirmation of the node capture ommutation, the request input of the switching node is connected to the input of the element NOT and to the first input of the first element AND, the output of which is connected to the installation input in the unit of the trigger of requests, the output of the element is NOT connected to the input of the installation to zero of the trigger of the requests, the inverse input of which is connected to the first output of the capture the switching node and with the second input of the first element And, the direct output of the trigger of requests is connected to the first input of the second element And and to the control input of the switch, the second input of the second element And is connected to the second input of the capture confirmation ata of the switching node, the output of the second element AND is connected to the permission output for exchanging the switching node, the first group of address inputs of the switching node is connected to the address decoder, the synchronizing input of which is connected to the synchronizing input of the switching node, the output of the address decoder is connected to the second capture output of the switching node, the second group the address inputs of the switching node is connected to the information inputs of the switch, the outputs of which are connected to the address outputs of the switching node, in each channel the channel request input is connected is not connected with the input of the NOT element and with the first input of the additional AND element, the output of which is connected to the first input of the order trigger, the output of the element is NOT connected to the first input of the additional OR element, whose output is connected to the second input of the order trigger, the second input of the additional OR element is connected with priority channel input, the inverse output of the trigger of requests is connected to the second input of the additional element AND, the outputs for confirming the capture of each channel are combined according to the "OR" circuit and connected to the second input confirmation the capture node of the switching node, the output of the confirmation of the capture of the node of the connection is connected to the second input of the confirmation of the capture of each channel, the first output of the capture of each channel is combined according to the "Installation OR" scheme and connected to the synchronizing input of the switching node, the first output of the capture of the switching node is connected to the synchronizing input of each channel , the address outputs of each channel are combined according to the "Installation OR" scheme and are connected to the first group of address inputs of the switching node, the address outputs of the switching node are connected to the first group address inputs of each channel.
Введенные в изобретение узел коммутации, а также в каждый канал устройства дополнительные элементы И, ИЛИ, НЕ широко известны в вычислительной технике (см., например, В. Г. Лазарев и др. "Проектирование дискретных устройств автоматики". М. : Радио и связь, 1985) и используются по их прямому функциональному назначению. The additional switching elements introduced into the invention, as well as in each channel of the device, are AND, OR, NOT widely known in computer technology (see, for example, V. G. Lazarev et al. "Designing discrete automation devices." M.: Radio and communication, 1985) and are used for their intended purpose.
Однако введенные новые элементы и их связи позволяют получить такой технический результат, как реализация двухстороннего асинхронного обмена между двумя ЭВМ в многоканальной системе с возможностью выбора приоритетных запросов, а также с упрощением логики управления информационным обменом. However, the introduced new elements and their relationships make it possible to obtain such a technical result as the implementation of two-way asynchronous exchange between two computers in a multichannel system with the ability to select priority requests, as well as simplifying the logic of managing information exchange.
Сущность изобретения заключается в том, что за счет введения дополнительных элементов И, ИЛИ, НЕ и новых связей в каждый канал устройства упростилась организация хранения запросов и логика управления триггером захвата и, кроме того, за счет введения узла коммутации упростился алгоритм двустороннего обмена между одним из абонентов, подключенных к каналам, и одним из абонентов, подключенных к узлу коммутации. The essence of the invention lies in the fact that due to the introduction of additional elements AND, OR, NOT and new connections in each channel of the device, the organization of request storage and the control logic of the capture trigger are simplified and, in addition, the introduction of a switching node simplified the two-way exchange algorithm between one of the subscribers connected to the channels, and one of the subscribers connected to the switching node.
На фиг. 1 представлена функциональная схема устройства. In FIG. 1 shows a functional diagram of the device.
Устройство содержит каналы 1, каждый из которых включает элемент НЕ 2, элементы И 3,4, элемент ИЛИ 5, триггер заявок 6, коммутатор 7, дешифратор 8 адреса, элемент ИЛИ 9, каждый канал 1 содержит первый вход 10 подтверждения захвата, вход 11 запроса, выход 12 разрешения обмена, вторую группу адресных входов 13, второй выход 14 захвата, выход 15 подтверждения захвата, первый выход 16 захвата, второй вход 17 подтверждения захвата, адресные выходы 18, первую группу адресных входов 19, синхронизирующий вход 20, приоритетный вход 21, приоритетный выход 22, узел 24 коммутации, включающий триггер заявок 25, элемент НЕ 26, элементы И 27,28, коммутатор 29, дешифратор 30 адреса, первый вход 31 подтверждения захвата, вход 32 запроса, выход 33 разрешения обмена, вторую группу адресных входов 34, второй выход 35 захвата, выход 36 подтверждения захвата, первый выход 37 захвата, второй вход 38 подтверждения захвата, адресные выходы 39, первую группу адресных входов 40, синхронизирующий вход 41. Выход 15 подтверждения захвата соединен с вторым входом 38 подтверждения захвата узла 24 коммутации. Первый выход 16 захвата соединен с синхронизирующим входом 41 узла 24 коммутации. Выход 36 подтверждения захвата узла 24 коммутации соединен с вторым входом 17 подтверждения захвата канала 1. Адресные выходы 18 канала 1 соединены с первой группой адресных входов 40 узла 24 коммутации. Адресные выходы 39 узла 24 коммутации соединены с первой группой адресных входов 19 канала 1. Первый выход 37 захвата узла 24 коммутации соединен с синхронизирующим входом 20 канала 1. The device contains
На фиг. 2 представлена функциональная схема канала 1. In FIG. 2 shows a functional diagram of
В каждом канале выход элемента НЕ 2 соединен с входом элемента ИЛИ 5, выход которого соединен с R-входом триггера заявок 6, а выход элемента И 3 соединен с S-входом триггера 6, единичный выход которого соединен с соответствующим входом элемента ИЛИ 9, входом элемента И 4 и управляющим входом коммутатора 7. Дешифратор адреса 8 соединен по входу с первой группой адресных входов 19 устройства, а по выходу - с выходом 14 захвата устройства. В узле 24 коммутации R-вход триггера 25 соединен с выходом элемента НЕ 26, а S-вход триггера 25 соединен с выходом элемента И 27. Единичный выход триггера 25 соединен с элементом И 28 и с управляющим входом коммутатора 29, вход дешифратора адреса 30 соединен с адресным входом 40 устройства, а выход-с выходом 35 захвата устройства. In each channel, the output of the
На фиг. 3 представлена функциональная схема узла коммутации. In FIG. 3 shows a functional diagram of the switching node.
Устройство содержит включающий триггер заявок 25, элемент НЕ 26, элементы И 27,28, коммутатор 29, дешифратор 30 адреса, первый вход 31 подтверждения захвата, вход 32 запроса, выход 33 разрешения обмена, вторую группу адресных входов 34, второй выход 35 захвата, выход 36 подтверждения захвата, первый выход 37 захвата, второй вход 38 подтверждения захвата, адресные выходы 39, первую группу адресных входов 40, синхронизирующий вход 41. The device includes a trigger of
На фиг. 4 представлена временная диаграмма работы устройства. In FIG. 4 shows a timing diagram of the operation of the device.
Абоненты (ЭВМ) подключаются к многоканальному устройству сопряжения через группу входов 10,11,13 и выходов 12,14 и через группу входов 31,32,34 и выходов 33,35. Subscribers (computers) are connected to a multi-channel interface device through a group of
Устройство работает следующим образом. При работе система, в которую входит устройство, осуществляет обмен между одной из ЭВМ, подключенной к каналу 1, и ЭВМ, подключенной к узлу 24 коммутации. На фиг. 1,2,3 не показаны средства для передачи информационных сигналов. Такими средствами могут быть, например, две коммутируемые системы шин для ЭВМ, способные работать в дуплексе, к которым ЭВМ-источник подключается сигналом с выхода 16 (либо сигналом с выхода 37 для случая передачи информации от узла 24 коммутации в канал 1), а ЭВМ- приемник - сигналом с выхода 14 (либо с выхода 35 для обратной передачи). The device operates as follows. During operation, the system into which the device enters carries out an exchange between one of the computers connected to
В исходном состоянии (нет заявок на входе 11) триггеры 6 находятся в нулевом состоянии. Предположим, что на i-й канал 1 приходит заявка на обмен и устанавливает через элемент И 3 триггер 6 в единицу (см. фиг. 4). При этом единица с выхода триггера 6 канала с более высоким приоритетом через элемент ИЛИ 9 по выходу 22 поступает на один из входов элемента ИЛИ 5 канала с более низким приоритетом. Кроме того, с выхода триггера 6 заявка проходит на выход 16 захвата и управляющий вход коммутатора 7, выходы которого в исходном состоянии отключены от адресных шин 13. Активный сигнал на управляющем входе коммутатора 7 переводит их в режим передачи, т.е. адрес, который поступает с входов 13 через коммутатор 7, передается на выходы 18. Этот адрес далее через адресные шины поступает на вход 40 узла 24 коммутации, а заявка с выхода 16 запрашивающего (i-го) канала 1 поступает на входы 41 узла 24 коммутации. В соответствии с адресом на шинах 19 в узле 24 коммутации срабатывает дешифратор 30 адреса, на выходе которого появляется логическая "1", которая поступает на выход 35 захвата и далее в ЭВМ-приемник. Для организации связи ЭВМ-приемник выставляет сигнал подтверждения захвата, который через вход 31 и выход 36 узла 24 коммутации поступает на вход 17 каждого канала 1 и только в i-ом канале 1 сработает элемент И 4 и сигнал через выход 12 разрешения обмена информирует ЭВМ-источник о готовности обмена. In the initial state (there are no applications at input 11), the
После окончания сеанса связи ЭВМ-источник снимает запрос с входа 11, при этом триггер 6 устанавливается в ноль, а коммутатор 7 отключает входы 13 от выхода 18. After the communication session, the source computer removes the request from
Если в момент сеанса связи появится запрос на входе 11 в j-ом канале 1, то дальнейшее ее прохождение блокируется управляющим сигналом приоритетного входа 21. После окончания сеанса связи через i-канал 1 прохождение запроса в j-ом канале 1 разблокируется и, если приоритет j-го канала в данный момент выше (или отсутствуют заявки в других каналах 1), то на выходе 16 запроса появится активный сигнал в виде логического "0". If at the time of the communication session a request appears at
Если в исходном состоянии на два канала 1 приходит одновременно два запроса, то при этом единица с выхода 11 канала 1 с более высоким приоритетом через элемент И 3 устанавливает в единицу триггер 6. If in the initial state two requests come simultaneously to two
Аналогично ЭВМ, подключенная к узлу 24 коммутации, может выходить с инициативой обмена. Для этого по входу 32 устанавливается запрос на обмен, который устанавливает триггер 25 запроса в активное состояние. Срабатывает коммутатор 29, который подключает входы 34 к выходам 38, и адрес поступает на дешифратор 8 через входы 19. И, как следствие, в выбранном канале 1 с выхода 14 захвата сигнал поступает в ЭВМ- приемник, который формирует сигнал подтверждения захвата, поступающий через вход 10, выход 15 и вход 38 в узел 24 коммутации. На выходе 33 формируется сигнал разрешения обмена, по которому ЭВМ-источник приступает к передаче информации. По завершении обмена срабатывает триггер 25 по входу 32. Similarly, a computer connected to the
Таким образом, устройство позволяет осуществить двухсторонний выбор и обмен между одной из ЭВМ, подключенной к каналу 1, и ЭВМ, подключенной к узлу 24 коммутации. Thus, the device allows for two-way selection and exchange between one of the computers connected to
Коммутационно-приоритетная структура позволяет обеспечить наиболее скоростной обмен важным абонентам или абонентам с частными сообщениями. Этим же достигается снижение количества конфликтных ситуаций и уменьшение очереди ожидания для приоритетных абонентов. На работоспособность и надежность устройства в целом это не влияет, так как используются одни и те же элементы для подключения как приоритетных, так и обычных абонентов. The switching-priority structure allows for the most rapid exchange of important subscribers or subscribers with private messages. This also reduces the number of conflicts and reduces the waiting line for priority subscribers. This does not affect the performance and reliability of the device as a whole, since the same elements are used to connect both priority and ordinary subscribers.
Реализация предлагаемого устройства в промышленных условиях не вызовет трудностей, так как в схеме используются типовые элементы, выпускаемые серийно. The implementation of the proposed device in an industrial environment will not cause difficulties, since the scheme uses standard elements that are produced in series.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU95100258A RU2109334C1 (en) | 1995-01-10 | 1995-01-10 | Multichannel computer interfacing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU95100258A RU2109334C1 (en) | 1995-01-10 | 1995-01-10 | Multichannel computer interfacing device |
Publications (2)
Publication Number | Publication Date |
---|---|
RU95100258A RU95100258A (en) | 1996-11-10 |
RU2109334C1 true RU2109334C1 (en) | 1998-04-20 |
Family
ID=20163823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU95100258A RU2109334C1 (en) | 1995-01-10 | 1995-01-10 | Multichannel computer interfacing device |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2109334C1 (en) |
-
1995
- 1995-01-10 RU RU95100258A patent/RU2109334C1/en active
Also Published As
Publication number | Publication date |
---|---|
RU95100258A (en) | 1996-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6493784B1 (en) | Communication device, multiple bus control device and LSI for controlling multiple bus | |
US4611275A (en) | Time sharing device for access to a main memory through to a single bus connected between a central computer and a plurality of peripheral computers | |
JP2500988B2 (en) | Data processing and transmission network, method for transmitting data, and device for transmitting data | |
RU2110839C1 (en) | Communication line | |
US4763247A (en) | Multiprocessor system formed by microprocessor matrix | |
RU2109334C1 (en) | Multichannel computer interfacing device | |
SU1337902A1 (en) | System for interfacing several computing devices | |
SU1474661A1 (en) | Multichannel multicomputer system interface | |
SU1322302A1 (en) | Multichannel interface for linking computers | |
JPH0789674B2 (en) | Wideband signal-combiner | |
US4894769A (en) | Increased bandwith for multi-processor access of a common resource | |
SU1043622A1 (en) | Multi-channel device for computer interface | |
US4773037A (en) | Increased bandwidth for multi-processor access of a common resource | |
SU1513465A1 (en) | Device for interfacing users with computer | |
US5301330A (en) | Contention handling apparatus for generating user busy signal by logically summing wait output of next higher priority user and access requests of higher priority users | |
SU1587532A1 (en) | Device for interfacing processors in multiple-processor system | |
SU1180910A1 (en) | Multichannel computer interface | |
RU1772803C (en) | Multichannel priority device | |
SU1300487A1 (en) | Switching device for computer system | |
SU1541625A2 (en) | Device for interfacing subscriber with common main line | |
SU1128257A1 (en) | Multichannel device for priority connecting of information sources with unibus | |
SU1675882A1 (en) | Multichannel device for connecting subscribers to common main line | |
SU815722A1 (en) | Interface | |
SU794630A1 (en) | Information exchange device | |
SU807298A1 (en) | Multichannel device for connecting information sources to common line |