RU2107972C1 - Bipolar planar n-p-n transistor manufacturing process - Google Patents
Bipolar planar n-p-n transistor manufacturing process Download PDFInfo
- Publication number
- RU2107972C1 RU2107972C1 RU96106994A RU96106994A RU2107972C1 RU 2107972 C1 RU2107972 C1 RU 2107972C1 RU 96106994 A RU96106994 A RU 96106994A RU 96106994 A RU96106994 A RU 96106994A RU 2107972 C1 RU2107972 C1 RU 2107972C1
- Authority
- RU
- Russia
- Prior art keywords
- base
- layer
- emitter
- dielectric coating
- formation
- Prior art date
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
Description
Изобретение относится к области полупроводниковой микроэлектроники и предназначено для изготовления биполярных планарных транзисторов как в дискретном, так и в интегральном исполнении. The invention relates to the field of semiconductor microelectronics and is intended for the manufacture of bipolar planar transistors in both discrete and integrated versions.
Известен способ изготовления биполярных планарных транзисторов [1], включающий диффузию бора для получения области базы и фосфора для получения области эмиттера. A known method of manufacturing bipolar planar transistors [1], including the diffusion of boron to obtain the base region and phosphorus to obtain the emitter region.
Недостатком способа является так называемый эффект "змиттерного оттеснения", выражающийся в прогибе перехода коллектор-база под эмиттером в транзисторной структуре, получаемой по данному способу. Этот эффект приводит к снижению допустимых пробивных напряжений транзисторов. The disadvantage of this method is the so-called effect of "zitter pushing", expressed in the deflection of the collector-base transition under the emitter in the transistor structure obtained by this method. This effect leads to a decrease in the allowable breakdown voltage of transistors.
Известен также способ изготовления биполярных планарных транзисторов [2] , в котором "эффект эмиттерного оттеснения" исключен за счет легирования эмиттера мышьяком. There is also a known method of manufacturing bipolar planar transistors [2], in which the "emitter displacement effect" is eliminated by doping the emitter with arsenic.
Но при толщине области активной базы менее 1 мкм по мере продвижения от края эмиттера к центру базовый ток непрерывно уменьшается, поэтому плотность инжектированного тока снижается в указанном направлении. Это оттеснение тока к периметру увеличивается с ростом напряжения смещения и частоты, что приводит к неоднородному распределению эмиттерного тока, ограничивающему получению требуемой мощности и допустимых нелинейных искажений. But when the thickness of the region of the active base is less than 1 μm, as you move from the edge of the emitter to the center, the base current continuously decreases, so the density of the injected current decreases in the indicated direction. This displacement of the current to the perimeter increases with an increase in the bias voltage and frequency, which leads to an inhomogeneous distribution of the emitter current, limiting the obtaining of the required power and allowable nonlinear distortions.
Существенно также то обстоятельство, что падение напряжения вдоль базовой области вызывает постепенное уменьшение напряжения смещения эмиттерного перехода. It is also significant that the voltage drop along the base region causes a gradual decrease in the bias voltage of the emitter junction.
Наиболее близким к заявляемому способу, по мнению заявителей, является способ изготовления биполярных планарных n-p-n транзисторов [3]. Closest to the claimed method, according to the applicants, is a method of manufacturing bipolar planar n-p-n transistors [3].
В способе-прототипе на поверхность полупроводниковой подложки n-типа наносят двухслойное диэлектрическое покрытие, состоящее из нижнего слоя оксида кремния и верхнего слоя нитрида кремния. С использованием фоторезистивной маски формируют маскирующие участки из двухслойного диэлектрического покрытия над областью эмиттера. Затем создают фоторезистивную массу, определяющую границы области базы. После этого осуществляют двухстадийное ионное легирование подложки примесью типа, противоположного основной примеси подложки, в данном случае - бором, на первой стадии с малой энергией при большой дозе, а на второй стадии ионного легирования с большей энергией при малой дозе (энергия 100-200 кэВ, доза до 1012-1013 ионов/см2). При этом в приповерхностной части подложки образуется центральная область базы (расположенная под маскирующим двухслойным диэлектрическим покрытием) и периферические области одинакового типа проводимости, противоположного проводимости подложки, причем толщина центральной области меньше толщины периферических областей.In the prototype method, a two-layer dielectric coating consisting of a lower layer of silicon oxide and an upper layer of silicon nitride is applied to the surface of an n-type semiconductor substrate. Using a photoresist mask, masking portions of a two-layer dielectric coating are formed over the emitter region. Then create a photoresist mass that defines the boundaries of the base region. After that, two-stage ion doping of the substrate is carried out with an impurity of the type opposite to the main impurity of the substrate, in this case, boron, in the first stage with low energy at a high dose, and in the second stage of ion doping with higher energy at a low dose (energy 100-200 keV, dose up to 10 12 -10 13 ions / cm 2 ). In this case, a central region of the base (located under a masking two-layer dielectric coating) and peripheral regions of the same type of conductivity opposite to the conductivity of the substrate are formed in the near-surface part of the substrate, and the thickness of the central region is less than the thickness of the peripheral regions.
Вслед за этим удаляют фоторезистивную маску и покрывают поверхность структуры маскирующим диэлектрическим покрытием из оксида кремния путем термического окисления поверхности структуры. Затем открывают центральный участок над областью эмиттера, удаляя двухслойное диэлектрическое покрытие и повторно ионное легирование, на этот раз ионами n-типа c дозой 1015-1016 ионов/см2. В результате этого действия формируется область эмиттера n+-типа, а расположенная непосредственно под ней область пассивной базы имеет пониженную концентрацию основной примеси (p-) и толщину, меньшую толщины пассивной базы, главным образом, за счет перекомпенсации в центральной части базовой области ее основной примеси примесью n-типа, а также за счет сегрегации примеси из области базы в область эмиттера. В результате имеет место "подтягивание" коллекторного p-n перехода к области эмиттера. Тем самым устраняется "эффект эмиттерного оттеснения". Это сопровождается снижением поперечного сопротивления области базы транзистора.Subsequently, the photoresist mask is removed and the surface of the structure is coated with a masking dielectric coating of silicon oxide by thermal oxidation of the surface of the structure. Then open the central section above the emitter region, removing the two-layer dielectric coating and re-ion doping, this time with n-type ions with a dose of 10 15 -10 16 ions / cm 2 . As a result of this action, an n + -type emitter region is formed, and the region of the passive base located directly below it has a reduced concentration of the main impurity (p - ) and a thickness less than the thickness of the passive base, mainly due to overcompensation in the central part of the base region of its main impurities of n-type impurity, as well as due to segregation of impurities from the base region to the emitter region. As a result, there is a “pull-up” of the collector pn junction to the emitter region. This eliminates the "emitter displacement effect." This is accompanied by a decrease in the transverse resistance of the base region of the transistor.
На заключительной стадии изготовления биполярного планарного n-p-n транзистора структуру повторно подвергают окислению, с помощью фоторезистивной маски образуют в защитном слое оксида кремния отверстия для осуществления контактов к области эмиттера и базы, наносят контактную металлизацию и опять же с использованием фоторезистивной маски формируют указанные контакты. At the final stage of manufacturing a bipolar planar n-p-n transistor, the structure is re-oxidized, using a photoresist mask, holes are formed in the protective layer of silicon oxide to make contacts to the emitter and base regions, contact metallization is applied, and again, using the photoresist mask, these contacts are formed.
Недостатком способа является то, что в созданной такой совокупностью приемов структуре n-p-n транзистора различие в концентрации примеси в активной части области базы (под эмиттером) и ее пассивной части (между эмиттером и контактным окном к базе) вызывает относительно более высокое падение напряжения вдоль области базы при работе транзистора. The disadvantage of this method is that in the structure of an npn transistor created by such a set of techniques, the difference in the impurity concentration in the active part of the base region (below the emitter) and its passive part (between the emitter and the contact window to the base) causes a relatively higher voltage drop along the base region at the operation of the transistor.
Таким образом, изобретение решает задачу улучшения распределения тока по площади транзисторной структуры и снижения нелинейных искажений усиливаемого сигнала. Thus, the invention solves the problem of improving the current distribution over the area of the transistor structure and reduce non-linear distortions of the amplified signal.
Задача решается тем, что при изготовлении транзистора получают "обратный прогиб" коллекторного перехода при концентрации бора в активной части базы более высокой, чем в пассивной. В результате этого уменьшается падение напряжения от края эмиттера к центру вдоль базовой области. The problem is solved by the fact that in the manufacture of the transistor receive a "reverse deflection" of the collector junction at a boron concentration in the active part of the base higher than in the passive. As a result of this, the voltage drop from the emitter edge to the center along the base region decreases.
Поставленная задача решается за счет того, что в способе изготовления планарных биполярных n-p-n транзисторов, включающем нанесение на полупроводниковую подложку n-типа двухслойного диэлектрического покрытия, состоящего из нижнего слоя оксида кремния и верхнего слоя нитрида кремния, частичное удаление этого покрытия через фоторезистивную маску с образованием маскирующих участков, двухстадийное формирование области базы с применением ионного легирования подложки бором, полное удаление двухслойного диэлектрического покрытия, ионное внедрение в подложку примеси типа, противоположного основной примеси в базе, повторное нанесение диэлектрического покрытия и вытравливание отверстий в нем через фоторезистивную маску для создания контактов к областям базы и эмиттера, нанесение контактной металлизации и формирование указанных контактов также с использованием фоторезистивной маски, перед нанесением на поверхность подложки двухслойного диэлектрического покрытия на ней создают однослойное диэлектрическое покрытие из оксида кремния, производят его частичное удаление с использованием фоторезистивной маски, ионное легирование на первый стадии создания области базы осуществляют перед нанесением двухслойного диэлектрического покрытия, удаляют его в местах создания эмиттера и базовых контактов, вторую стадию формирования базовой области осуществляют путем диффузии бора в окислительной среде с образованием оксида кремния на поверхности структуры, после чего удаляют оставшееся двухслойное маскирующее покрытие, участки поверхности в местах образования базовых контактов защищают маской из фоторезиста и осуществляют легирование подложки примесью типа, противоположного основной примеси в базе с последующим удалением фоторезиста и отжигом структуры для создания области эмиттера. The problem is solved due to the fact that in the method of manufacturing planar bipolar npn transistors, including applying to the n-type semiconductor substrate a two-layer dielectric coating consisting of a lower layer of silicon oxide and an upper layer of silicon nitride, partial removal of this coating through a photoresist mask with the formation of masking sections, two-stage formation of the base region using ion doping of the substrate with boron, complete removal of the two-layer dielectric coating, ionic adding an impurity of the type opposite to the main impurity in the base to the substrate, re-applying the dielectric coating and etching the holes in it through a photoresist mask to create contacts to the base and emitter regions, applying the metallization contact and forming these contacts using the photoresist mask, before applying to the surface substrates of a two-layer dielectric coating on it create a single-layer dielectric coating of silicon oxide, partially remove it from using a photoresistive mask, ionic doping at the first stage of creating the base region is carried out before applying a two-layer dielectric coating, it is removed at the places of creation of the emitter and base contacts, the second stage of forming the base region is carried out by diffusion of boron in an oxidizing medium with the formation of silicon oxide on the surface of the structure, after which removes the remaining two-layer masking coating, surface areas at the points of formation of the base contacts are protected with a mask from a photoresist and doping the substrate with an impurity of the type opposite to the main impurity in the base, followed by removal of the photoresist and annealing of the structure to create an emitter region.
Общие отличительные признаки заявляемого способа сводятся к следующим:
а) перед нанесением на поверхность подложки двухслойного диэлектрического покрытия на ней создают однослойное диэлектрическое покрытие из оксида кремния;
б) частичное удаление однослойного диэлектрического покрытия с использованием фоторезистивной маски;
в) ионное легирование на первой стадии создания области базы осуществляют перед нанесением двухслойного диэлектрического покрытия;
г) двухслойное диэлектрическое покрытие удаляют в местах создания эмиттера и базовых контактов;
д) вторую стадию формирования базовой области осуществляют путем диффузии бора в окислительной среде с образованием оксида кремния на поверхности структуры;
е) удаление оставшегося двухслойного маскирующего покрытия;
ж) участки поверхности в местах образования базовых контактов защищают маской из фоторезиста и осуществляют легирование подложки примесью типа, противоположного основной примеси в базе;
з) удаление фоторезиста с участков базовых контактов;
и) диффузия примеси для создания области эмиттера при отжиге структуры.General distinguishing features of the proposed method are as follows:
a) before applying a two-layer dielectric coating to the surface of the substrate, a single-layer dielectric coating of silicon oxide is created on it;
b) partial removal of a single-layer dielectric coating using a photoresist mask;
c) ion doping at the first stage of creating the base region is carried out before applying a two-layer dielectric coating;
d) a two-layer dielectric coating is removed at the places of creation of the emitter and base contacts;
d) the second stage of the formation of the base region is carried out by diffusion of boron in an oxidizing medium with the formation of silicon oxide on the surface of the structure;
e) removing the remaining two-layer masking coating;
g) surface areas at the places of formation of the base contacts are protected with a mask from a photoresist and the substrate is doped with an impurity of the type opposite to the main impurity in the base;
h) removal of the photoresist from the areas of the base contacts;
i) diffusion of the impurity to create an emitter region during annealing of the structure.
Частные отличительные признаки таковы:
к) в качестве примеси, внедряемой при создании области эмиттера, используют фосфор;
л) в качестве повторно наносимого диэлектрического покрытия при создании контактов к областям базы и эмиттера используют двухслойное покрытие оксид кремния-нитрид кремния.Private features are as follows:
j) phosphorus is used as an impurity introduced when creating the emitter region;
k) as a re-applied dielectric coating when creating contacts to the areas of the base and emitter, a two-layer coating of silicon oxide-silicon nitride is used.
Предлагаемый способ иллюстрируется чертежами, на которых фиг. 1 - 4 отражает последовательность выполнения действий по изготовлению биполярных планерных n-p-n транзисторов согласно признакам формулы изобретения. The proposed method is illustrated by drawings, in which FIG. 1 to 4 reflects the sequence of steps for manufacturing bipolar glider n-p-n transistors according to the features of the claims.
На фиг. 1 показана полупроводниковая структура, полученная после термического окисления подложки n-типа 1, вытравливания в образовавшемся слое оксида кремния 2 "окна" 3, через которое осуществляют имплантацию ионов бора с образованием предварительного слоя p-типа 4. In FIG. 1 shows a semiconductor structure obtained after thermal oxidation of an n-
На фиг. 2 показана полупроводниковая структура, полученная после последовательного нанесения на ее поверхность тонких слоев оксида кремния 5 и нитрида кремния 6 и вытравливания участков двухслойного покрытия 5, 6 с использованием фоторезистивной маски в соответствии с заданием области эмиттера и базовых контактов. In FIG. Figure 2 shows the semiconductor structure obtained after successive deposition of thin layers of
На фиг. 3 изображена полупроводниковая структура, полученная после диффузии бора в окислительной атмосфере, в результате которой формируется область базы p-типа различной толщины 7, 8 и защитный слой оксида кремния 9. Удаляют участки двухслойного покрытия, соответствующие расположению области эмиттера и базовых контактов. Последние закрывают фоторезистивной маской 10 и осуществляют ионное легирование подложки примесью типа, противоположного основной примеси в базе, в результате чего имеет место первоначальное формирование области эмиттера 11. In FIG. Figure 3 shows a semiconductor structure obtained after diffusion of boron in an oxidizing atmosphere, which results in the formation of a p-type base region of
На фиг. 4 изображена структура, полученная после удаления фоторезиста 10 с участков базовых контактов и отжига, в результате которого окончательно формируется область эмиттера 11. После этого повторно наносят диэлектрическое покрытие 12, в частности, состоящее из слоев оксида кремния и нитрида кремния, вытравливают в нем отверстия через фоторезистивную маску для создания контактов к области базы и эмиттера, нанесения контактной металлизации и формирования контактов к области эмиттера 13 и базы 14. In FIG. 4 shows the structure obtained after removing the
Ниже для пояснения предлагаемого способа приведен пример его конкретного осуществления. Below to explain the proposed method is an example of its specific implementation.
На кремниевые эпитаксиальные пластины проводят осаждение слоя нитрида кремния, через фоторезистивную маску травят его в плазме тетафторида углерода и локально окисляют кремний. Удаляют слой нитрида кремния в горячей ортофосфорной кислоте, проводят ионное легирование подложки для создания области базы при E=30 кэВ и Д=1015 ионов /см2.A silicon nitride layer is deposited onto silicon epitaxial wafers, etched in a plasma of carbon tetafluoride through a photoresist mask and locally oxidized silicon. The silicon nitride layer in hot phosphoric acid is removed, the substrate is ionically doped to create a base region at E = 30 keV and D = 10 15 ions / cm 2 .
После этого осаждают слой оксида кремния толщиной 300 
Через фоторезистивную маску в плазме тетрафторида углерода травят слой нитрида кремния. Through a photoresist mask in a plasma of carbon tetrafluoride, a layer of silicon nitride is etched.
Затем проводят вторую стадию диффузии бора при температуре 1025oC в атмосфере влажного кислорода в течение 70 мин. В горячей ортофосфорной кислоте удаляют слой нитрида кремния. Через фоторезистивную маску проводят ионное легирование подложки фосфором при Е=60 кэВ и Д=2•1016 ионов/см2.Then carry out the second stage of diffusion of boron at a temperature of 1025 o C in an atmosphere of moist oxygen for 70 minutes In hot phosphoric acid, a layer of silicon nitride is removed. Ion doping of the substrate with phosphorus is carried out through a photoresistive mask at E = 60 keV and D = 2 • 10 16 ions / cm 2 .
Осаждают слои оксида кремния толщиной 2000 
В результате выполнения описанной выше совокупности и последовательностей действий формируется профиль коллекторного p-n перехода в области 7, покрытый слоем нитрида кремния, в 1,2-1,7 раза меньшей глубиной залегания, чем в области 2, подвергшейся только окислению. Концентрация бора под участками 5 двухслойного покрытия в 1,5-3,0 выше, чем в областях базы 7. As a result of the above-described combination and sequence of actions, a collector p-n junction profile is formed in
Кроме того, при удалении фоторезистивной маски 10 обеспечивается дальнейшее самосовмещение на стадии создания контакта к базе, что улучшает распределение тока по площади транзисторной структуры. Это также способствует упрощению способа (отпадает один фотолитографический процесс) и, следовательно, его удешевлению. In addition, when the
В целом же предлагаемый способ, как это видно из примера конкретного осуществления, отличается простотой и высокой технологичностью. In general, the proposed method, as can be seen from the example of a specific implementation, is characterized by simplicity and high adaptability.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU96106994A RU2107972C1 (en) | 1996-04-12 | 1996-04-12 | Bipolar planar n-p-n transistor manufacturing process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU96106994A RU2107972C1 (en) | 1996-04-12 | 1996-04-12 | Bipolar planar n-p-n transistor manufacturing process |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2107972C1 true RU2107972C1 (en) | 1998-03-27 |
| RU96106994A RU96106994A (en) | 1998-07-27 |
Family
ID=20179190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU96106994A RU2107972C1 (en) | 1996-04-12 | 1996-04-12 | Bipolar planar n-p-n transistor manufacturing process |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2107972C1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2470243C2 (en) * | 2007-06-04 | 2012-12-20 | Сименс Акциенгезелльшафт | Method and device for use of heat transported with intermittent flow of exit gases |
| RU2734060C1 (en) * | 2019-11-05 | 2020-10-12 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) | Semiconductor device manufacturing method |
-
1996
- 1996-04-12 RU RU96106994A patent/RU2107972C1/en active
Non-Patent Citations (1)
| Title |
|---|
| 1. Кремниевые планарные транзисторы, под ред. Я.А.Федотова, М.: Советское радио, 1973, с. 13 - 18, 60, 61. 2. * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2470243C2 (en) * | 2007-06-04 | 2012-12-20 | Сименс Акциенгезелльшафт | Method and device for use of heat transported with intermittent flow of exit gases |
| US8707702B2 (en) | 2007-06-04 | 2014-04-29 | Siemens Aktiengesellschaft | Method and device for utilizing heat transported by a discontinuous flow of exhaust gases |
| RU2734060C1 (en) * | 2019-11-05 | 2020-10-12 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) | Semiconductor device manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4693782A (en) | Fabrication method of semiconductor device | |
| JPS6226590B2 (en) | ||
| KR19980033385A (en) | Method for manufacturing semiconductor device using lateral gettering | |
| JPH0130312B2 (en) | ||
| US4477965A (en) | Process for manufacturing a monolithic integrated solid-state circuit comprising at least one bipolar planar transistor | |
| JPH04102317A (en) | Manufacture of semiconductor device | |
| JP3098848B2 (en) | Self-aligned planar monolithic integrated circuit vertical transistor process | |
| KR870006673A (en) | Fabrication process of self-aligned bipolar transistor structure | |
| KR970011641B1 (en) | Semiconductor device and method of manufacturing the same | |
| CA1219683A (en) | Method for fabricating improved oxide defined transistors and resulting structures | |
| US6403437B1 (en) | Method for making hyperfrequency transistor | |
| JPH0241170B2 (en) | ||
| RU2107972C1 (en) | Bipolar planar n-p-n transistor manufacturing process | |
| JP3388590B2 (en) | Method of manufacturing diode or Schottky clamp transistor | |
| RU1830156C (en) | Method of producing semiconducting device | |
| JPS63244775A (en) | Semiconductor device and manufacture of the same | |
| KR100244272B1 (en) | Method for forming isolation hayer in semiconductor device | |
| JPS6252950B2 (en) | ||
| JP3173114B2 (en) | Thin film transistor | |
| JPH0243336B2 (en) | ||
| KR930011542B1 (en) | Manufacturing method of bipolar transistor | |
| JPH0778833A (en) | Bipolar transistor and its manufacture | |
| KR950008251B1 (en) | Making method of psa bipolar elements | |
| JP3312384B2 (en) | Lateral bipolar transistor and manufacturing method thereof | |
| JPH1098111A (en) | Mos semiconductor device and manufacture thereof |