RU2106037C1

RU2106037C1 - Method for producing vertical p-n-p transistor as part of integrated circuit

Info

Publication number: RU2106037C1
Application number: RU95118068A
Authority: RU
Inventors: М.И. Лукасевич; Е.С. Горнев; А.П. Шевченко; В.В. Дзюбанова; Е.С. Самсонов; А.Н. Локтев; К.-Г.М. Шварц
Original assignee: Акционерное общество открытого типа "НИИМЭ и завод "Микрон"
Priority date: 1995-10-23
Filing date: 1995-10-23
Publication date: 1998-02-27

Abstract

FIELD: integrated circuits using bipolar vertical p-n-p transistors. SUBSTANCE: method involves rendering near-surface layer amorphous and introducing p-type dope at point of future location of buried p+-type layers in single implanting process using dope BF2, recrystallizing and baking of amorphous layer, settling down epitaxial layer forming side insulation, producing surface dielectric, forming collector and base regions of transistor, forming base region of transistor, forming emitter. EFFECT: facilitated procedure. 2 cl, 7 dwg

Description

Изобретение относится к микроэлектронике, а именно к технологии изготовления СИ на биполярных вертикальных PNP транзисторах. The invention relates to microelectronics, and in particular to a technology for manufacturing SI on bipolar vertical PNP transistors.

В последние 30 лет в технологии кремниевых биполярных схем применялись в основном NPN транзисторы главным образом потому, что электроны имеют более высокую подвижность, чем дырки. Однако исследования Дель-Адамо и др. [1] показали, что подвижность дырочных неосновных носителей, описывающая транспортировку дырок в базе PNP прибора в два раза выше, чем у дырок, являющихся основными носителями. Это означает, что собственное быстродействие NPN и PNP приборов является в принципе сопоставимым. In the last 30 years, NPN transistors have mainly been used in silicon bipolar circuit technology, mainly because electrons have higher mobility than holes. However, studies by Del Adamo et al. [1] showed that the mobility of hole minority carriers, which describes the transportation of holes in the PNP base of the device, is two times higher than that of holes, which are the main carriers. This means that the intrinsic performance of NPN and PNP devices is basically comparable.

Однако до недавнего времени функционирование PNP транзисторов было хуже чем ожидалось, главным образом из-за ограничений, вызываемых высоким коллекторным сопротивлением. Но после того, как и эти ограничения были преодолены путем создания высоколегированных p+ скрытых слоев, PNP транзисторы получили широкое распространение в ИС на комплексных биполярных транзисторах и КБиКМОП. However, until recently, the operation of PNP transistors was worse than expected, mainly due to the limitations caused by high collector resistance. But after these limitations were overcome by creating highly doped p + hidden layers, PNP transistors became widespread in ICs using complex bipolar transistors and KBiKMOS.

Известен способ формирования вертикального PNP транзистора в БиКМОП технологии [2] включающий формирование скрытого коллектора p+ типа проводимости PNP транзистора, электрически изолированного от подложки p-типа проводимости с помощью охватывающего его скрытого слоя n- типа проводимости, создание скрытых слоев n+ типа проводимости для последующей изоляции PNP транзистора и формирования скрытого коллектора NPN транзистора, осаждение эпитаксиального слоя p- типа, создание боковой изоляции транзистора встречной диффузией примеси n+ типа проводимости, формирование базы n- типа проводимости и создание эмиттера p+ типа проводимости. A known method of forming a vertical PNP transistor in BiKMOS technology [2] includes the formation of a hidden collector of p + type conductivity. A PNP transistor is electrically isolated from a substrate of p-type conductivity using a hidden layer of n-type conductivity enveloping it, creation of hidden layers of n + type conductivity for subsequent isolation PNP transistor and the formation of a hidden collector NPN transistor, deposition of the p-type epitaxial layer, the creation of the side insulation of the transistor by counter diffusion of an n + type impurity b, formation of a base of n-type conductivity and creation of an emitter of p + type conductivity.

Недостатком данного способа является "врезание" базовой области в скрытый коллектор PNP транзистора, что вызвано распространением скрытого коллектора p+ типа проводимости к поверхности в процессе создания боковой изоляции диффузией, существенно увеличивающим паразитную емкость перехода база-коллектор, и, что важно, снижающим быстродействие ИС. The disadvantage of this method is the "embedding" of the base region into the hidden collector of the PNP transistor, which is caused by the spread of the hidden collector p + type of conductivity to the surface during the creation of lateral insulation by diffusion, which significantly increases the parasitic capacitance of the base-collector junction, and, importantly, reduces the performance of the IC.

Известны технические решения, позволяющие уменьшить вышеуказанный недостаток PNP транзистора, создаваемый длительными температурными обработками, в результате использования низкотемпературных методов формирования боковой изоляции диэлектриком. Known technical solutions to reduce the above disadvantage of the PNP transistor created by long-term heat treatments, as a result of the use of low-temperature methods of forming side insulation by a dielectric.

Наиболее близким техническим решением к предлагаемому изобретению является технология создания вертикального самосовмещенного PNP транзистора [1] включающая создание скрытого слоя p+ типа в подложки n- типа проводимости имплантацией примесей германия и бора, с предварительной аморфизацией кремния с помощью германия, устраняющего после отжига дефекты структуры, осаждение эпитаксиального слоя, формирование щелевой изоляции заполненной поликремнием, формирование на поверхности участков изолирующего диэлектрика вокруг будущих областей базы и коллектора транзистора, формирование области глубокого коллектора, создание базовой области n- типа проводимости, формирование эмиттера p+ типа проводимости и создание контактов к областям транзистора. The closest technical solution to the present invention is the technology of creating a vertical self-aligned PNP transistor [1], which includes the creation of a hidden p + type layer in n-type conductivity substrates by implantation of germanium and boron impurities, with preliminary amorphization of silicon with germanium, which eliminates structural defects after annealing, deposition epitaxial layer, the formation of gap insulation filled with polysilicon, the formation on the surface of sections of an insulating dielectric around future areas ase and collector of the transistor, forming a deep collector region, base region creating n- type conductivity, forming p + type emitter conduction and creation of the contacts to the transistor regions.

На фиг. 1-4 представлены основные этапы изготовления транзистора по способу в соответствии с прототипом со скрытым коллектором, получаемым методом имплантации примесей. In FIG. 1-4 presents the main stages of the manufacture of the transistor by the method in accordance with the prototype with a hidden collector obtained by the method of implantation of impurities.

На фиг. 1 представлен разрез структуры после имплантации больших доз германия, в процессе которой происходит аморфизация 2 области кремния 1 на глубине предполагаемой последующей имплантации бора; на фиг. 2 разрез структуры после имплантации бора 3 в аморфную область кремния 2; на фиг.3 - разрез структуры после термического отжига, вызывающего твердофазную рекристаллизацию и обеспечивающую создание бездефектного скрытого коллектора p+ типа проводимости 4; на фиг.4 разрез структуры после эпитаксиального осаждения слоя p- типа проводимости 5, формирования щелевой изоляции 6, создания участков изолирующего диэлектрика на поверхности 7, формирования коллекторной области 10, формирования базовых областей n типа проводимости 8, создания эмиттера 9 p+ типа проводимости, формирования контактов к области транзистора 11. In FIG. 1 shows a section of the structure after implantation of large doses of germanium, during which amorphization of 2 regions of silicon 1 occurs at a depth of the proposed subsequent implantation of boron; in FIG. 2 section of the structure after implantation of boron 3 into the amorphous region of silicon 2; figure 3 is a section of the structure after thermal annealing, causing solid-phase recrystallization and providing the creation of a defect-free hidden collector p + type conductivity 4; figure 4 is a section of the structure after epitaxial deposition of the p-type conductivity layer 5, the formation of gap insulation 6, the creation of sections of the insulating dielectric on the surface 7, the formation of the collector region 10, the formation of base regions of the n-type conductivity 8, the creation of the emitter 9 p + type conductivity, formation contacts to the area of the transistor 11.

Однако указанный способ технически сложен в исполнении и предусматривает необходимость последовательного проведения процессов имплантации примесей двух типов, что удлиняет технологический цикл изготовления изделия за счет большего количества операций, что в свою очередь увеличивает стоимость изделия и снижает выхода годных. However, this method is technically difficult to implement and requires the sequential implementation of the processes of implantation of two types of impurities, which lengthens the manufacturing cycle of the product due to more operations, which in turn increases the cost of the product and reduces the yield.

Целью настоящего изобретения является повышение процента выхода годных ИС и снижение их стоимости за счет формирования бездефектного p+ скрытого коллектора в одном процессе имплантации в результате выполнения имплантированной примесью одновременно функций аморфизации кремния и легирования до требуемого уровня поверхностного сопротивления. The aim of the present invention is to increase the percentage of yield of suitable ICs and to reduce their cost due to the formation of a defect-free p + hidden collector in one implantation process as a result of the fulfillment by the implanted impurity of the functions of silicon amorphization and doping simultaneously to the required level of surface resistance.

Поставленная цель достигается за счет того, что в способе создания вертикального PNP транзистора в составе ИС, включающем формирование в подложке кремния аморфизированного приповерхностного слоя в месте будущего расположения скрытых слоев p+ типа проводимости, легирование приповерхностного слоя примесью p- типа проводимости, рекристаллизацию и отжиг аморфизированного слоя, осаждение эпитаксиального слоя, формирование боковой изоляции, создания диэлектрика на поверхности, формирование коллекторной области, создание базовой области транзистора, формирование эмиттера, аморфизацию приповерхностного слоя и его легирование примесью p-типа проводимости в месте будущего расположения скрытых слоев p+ типа проводимости проводят в одном процессе имплантации примесью BF2, рекристаллизуют и отжигают аморфизированный слой, осаждают эпитаксиальный слой, формируют боковую изоляцию, создают диэлектрик на поверхности, формируют коллекторную область, создают базовую область транзистора, формируют эмиттер. This goal is achieved due to the fact that in the method of creating a vertical PNP transistor as part of an IC, which includes forming an amorphized near-surface layer in a silicon substrate at a future location of hidden p + type conductivity layers, doping the near-surface layer with an admixture of p-type conductivity, recrystallization and annealing of the amorphized layer deposition of the epitaxial layer, the formation of lateral insulation, the creation of a dielectric on the surface, the formation of the collector region, the creation of the base region nzistor, emitter formation, amorphization of the surface layer and its doping with an p-type impurity impurity at the future location of hidden p + type conductivity layers are carried out in one implantation process with an impurity BF2, the amorphized layer is recrystallized and annealed, an epitaxial layer is deposited, a side insulation is formed, an insulator is formed onto surface, form the collector region, create the base region of the transistor, form the emitter.

Таким образом, отличительными признаками предлагаемого изобретения является то, аморфизацию приповерхностного слоя и его легирования примесью p-типа проводимости в месте будущего расположения скрытых слоев p+ типа проводимости производят в одном процессе имплантации примесей BF2, рекристаллизуют и отжигают аморфизированный слой, осаждают эпитаксиальный слой, формируют боковую изоляцию, создают диэлектрик на поверхности, формируют коллекторную область, создают базовую область транзистора, формируют эмиттер. Thus, the distinguishing features of the present invention is that amorphization of the surface layer and its doping with an admixture of p-type conductivity at the location of the future location of the hidden p + type conductivity layers is carried out in one implantation process of BF2 impurities, the amorphized layer is recrystallized and annealed, the epitaxial layer is deposited, and the lateral layer is formed isolation, create a dielectric on the surface, form the collector region, create the base region of the transistor, form the emitter.

Проведенные патентные исследования показали, что совокупность признаков предлагаемого изобретения является новой, что доказывает новизну заявляемого способа. Кроме того, патентные исследования показали, что в литературе отсутствуют данные, показывающие влияния отличительных признаков заявляемого изобретения на достижение технического результата, что подтверждает изобретательский уровень предлагаемого способа. Patent studies have shown that the set of features of the invention is new, which proves the novelty of the proposed method. In addition, patent studies have shown that in the literature there are no data showing the influence of the distinguishing features of the claimed invention on the achievement of a technical result, which confirms the inventive step of the proposed method.

Данная совокупность отличительных признаков позволяет решить поставленную задачу. This set of distinctive features allows us to solve the problem.

Указанное выполнение предлагаемого способа приводит к тому, что в одном процессе имплантации производится одновременно и аморфизация кремния и легирование примесью для создания скрытого коллектора, что при последующих рекристаллизации и отжиге аморфизированного слоя происходит устранение дефектов структуры в области скрытого коллектора. The specified implementation of the proposed method leads to the fact that in one implantation process, silicon amorphization and doping with an impurity are simultaneously performed to create a hidden collector, which, during subsequent recrystallization and annealing of the amorphized layer, eliminates structural defects in the area of the hidden collector.

В данном способе существенно упрощается процесс формирования скрытого коллектора, так как нет необходимости совмещать аморфизированную область, создаваемую имплантацией германия, и распределение примеси для создания скрытого коллектора это выполняется автоматически. In this method, the process of forming a hidden collector is greatly simplified, since there is no need to combine the amorphized region created by germanium implantation, and the distribution of impurities to create a hidden collector is done automatically.

Существенно сокращается и упрощается техпроцесс создания скрытого коллектора, поскольку не требуется сложный дорогостоящий процесс имплантации германия. The process of creating a hidden collector is significantly reduced and simplified, since a complex expensive process of implantation of Germany is not required.

Такая совокупность отличительных признаков позволяет сократить технологический цикл, уменьшить количество операций в способе создания транзистора и обеспечить тем самым повышение процента выхода годных и снижение стоимости изделия. This set of distinctive features allows to reduce the technological cycle, reduce the number of operations in the method of creating a transistor, and thereby increase the percentage of yield and reduce the cost of the product.

На фиг. 5-7 представлены основные этапы изготовления транзистора по предлагаемому способу. In FIG. 5-7, the main stages of manufacturing a transistor by the proposed method are presented.

На фиг. 5 представлен разрез структуры после имплантации BF2 с дозой выше уровня аморфизации (более 5•10 см²), на фиг. 6 разрез структуры после рекристаллизации аморфизированного слоя и отжига дефектов и перераспределение примеси в скрытом коллекторе, на фиг. 7 разрез структуры после осаждения эпитаксиального слоя p- типа проводимости, формирование боковой изоляции, в данном случае щели заполненной поликремнием, формирования диэлектрика на поверхности, формирования коллекторной области, создания базовой области транзистора и формирования эмиттера.In FIG. 5 shows a section of the structure after BF2 implantation with a dose above the amorphization level (more than 5 • 10 cm ² ), FIG. 6 a section of the structure after recrystallization of an amorphized layer and annealing of defects and redistribution of impurities in a hidden collector, FIG. 7 is a section through the structure after deposition of an p-type epitaxial layer of conductivity, the formation of lateral insulation, in this case a gap filled with polysilicon, the formation of a dielectric on the surface, the formation of the collector region, the creation of the base region of the transistor and the formation of the emitter.

Пример. В монокристаллической подложке N-типа проводимости (rv=10 Ом•см) формируют скрытый коллектор имплантацией BF2 с дозой 5•10 см² с энергиями 40 и 120 кэВ, отжигают его вначале при 600^oC в атмосфере водорода, а затем при 1100^oC в атмосфере азота, осаждают эпитаксиальный слой p типа проводимости (rv= 0,3 Ом•см) толщиной 1,75 мкм. Эпитаксиальный слой маскируют двухслойным покрытием из окисла кремния и нитрида кремния толщиной 3000

и 1500

соответственно. Методами фотолитографии и ПХТ травления вскрывают окна в маскирующем слое нитрида кремния и двуокиси кремния, проводят травление канавок в кремнии на глубину 6,0 мкм, шириной 1,5 мкм. Формируют на стенках канавок слой диэлектрика 500

осаждают слой нитрида кремния 0,15 мкм и слой толстого поликремния толщиной 2,5 мкм с последующей его планаризацией до слоя нитрида кремния на поверхности. Удаляют с поверхности слой нитрида кремния и двуокиси кремния, формируют диэлектрик на поверхности вокруг базовых и коллекторных областей, через маску фоторезиста в соответствующем месте имплантируют бор с дозой 150 мккул/см² для создания глубокого коллектора, осаждают слой поликремния толщиной 0,25 мкм, легируют поликремний фосфором с дозой 500 мккул/см² с энергией 50 кэВ, осаждают на поликремний слой диэлектрика 0,3 мкм при 730 ^oC, обтравливают методами фотолитографии и ПХТ травления пятаки поликремния над базовой областью с одновременным травлением окна под эмиттер, осаждают и обтравливают RIT травлением с горизонтальных участков диэлектрик толщиной 0,3 мкм, формируют боковой диэлектрик на торцах поликремния (спейсеры), в эмиттерные окна формируют активную базу имплантацией фосфора с дозой 3 мккул/см², осаждают второй слой поликремния 0,15 мкм, легируют его бором с дозой 500 мккул/см² с энергией 20 кэВ и в процессе отжига формируют одновременно базу и эмиттер транзистора при 900^oC.Example. A hidden collector is formed in an N-type single-crystal substrate of conductivity (rv = 10 Ohm · cm) by implantation of BF2 with a dose of 5 • 10 cm ² with energies of 40 and 120 keV, first annealed at 600 ^o C in a hydrogen atmosphere, and then at 1100 ^o C in a nitrogen atmosphere, a p type epitaxial layer of conductivity type (rv = 0.3 Ohm · cm) with a thickness of 1.75 μm is deposited. The epitaxial layer is masked with a two-layer coating of silicon oxide and silicon nitride with a thickness of 3000

and 1500

respectively. Using photolithography and PCT etching, open the windows in the masking layer of silicon nitride and silicon dioxide, etch the grooves in silicon to a depth of 6.0 microns, a width of 1.5 microns. A dielectric layer 500 is formed on the walls of the grooves

a 0.15 micron silicon nitride layer and a 2.5 micron thick polysilicon layer are deposited, followed by planarization to a silicon nitride layer on the surface. A layer of silicon nitride and silicon dioxide is removed from the surface, a dielectric is formed on the surface around the base and collector areas, a boron with a dose of 150 μc / cm ^{2 is} implanted in a suitable place through a photoresist mask to create a deep collector, a 0.25 μm thick polysilicon layer is deposited, alloyed polysilicon with phosphorus at a dose of 500 mkkul / cm ² with an energy of 50 keV, polysilicon is deposited on the dielectric layer of 0.3 micron at 730 ^o C, obtravlivayut by photolithography and plasma etching pyataks etching polysilicon over the base region while tra leniem window under the emitter is deposited and etched with RIT obtravlivayut horizontal dielectric portions 0.3 microns thick, is formed on the lateral ends of the polysilicon insulator (spacers) into an active emitter windows are formed by implantation of phosphorus with a dose of 3 base mkkul / cm ^2, a second polysilicon layer is deposited 0.15 μm, it is doped with boron at a dose of 500 μg / cm ² with an energy of 20 keV and, during annealing, form the base and emitter of the transistor at 900 ^o C.

Пример, описанный выше, является частным случаем, в котором используется предлагаемый способ. The example described above is a special case in which the proposed method is used.

Предлагаемый способ может использоваться с другим методом боковой изоляции, например диэлектриком по типу изопланара, с транзистором, выполненным не по самосовмещенной технологии, без поликремния, по созданию комплементарных биполярных PNP и NPN транзисторов, по созданию КБиКМОТ транзисторов, везде где требуется создание скрытого коллектора с p+ типом проводимости с низким уровнем дефектности. The proposed method can be used with another lateral isolation method, for example, an isoplanar-type dielectric, with a transistor not made using self-compatible technology, without polysilicon, to create complementary bipolar PNP and NPN transistors, to create KBiKMOT transistors, wherever a hidden collector with p + is required low conductivity type conductivity.

Литература
1. Pong-Fei Lu et al "The Design and Optimization of High Perfomance Double Poly Self-Aligned PNP Technology" IEEE Transactions on Electron. Devices v.38, N 6, 1991.Literature
1. Pong-Fei Lu et al "The Design and Optimization of High Performance Double Poly Self-Aligned PNP Technology" IEEE Transactions on Electron. Devices v. 38, No. 6, 1991.

2. Патент США N 4855244, кл. H 01 L 21/265, 1989. 2. US patent N 4855244, CL. H 01 L 21/265, 1989.

Claims

1. A method of creating a vertical PNP transistor as part of an IC, including the formation of an amorphized near-surface layer in a silicon substrate at the future location of hidden p ⁺ layers - such as conductivity, doping of the near-surface layer with an admixture of p-type conductivity, recrystallization and annealing of the amorphized layer, deposition of an epitaxial layer, the formation of lateral insulation, the creation of a dielectric on the surface, the formation of the collector region, the creation of the base region of the transistor, the formation of the emitter, characterized it that the amorphization of the surface layer and the impurity doping p-type conductivity in place of the future location of the hidden layers p ⁺ -type conductivity produced in the same process implantation impurity BF2, recrystallized and annealed amorphised layer deposited epitaxial layer is formed lateral isolation create on dielectric surface, form the collector region, create the base region of the transistor, form the emitter.

2. The method according to claim 1, characterized in that the recrystallization and annealing of the amorphized layer is carried out in a hydrogen atmosphere.