RU209758U1 - Устройство для управления разрядностью вычислений - Google Patents

Abstract

Полезная модель относится к вычислительной технике и может найти применение в вычислительных системах, работающих в неблагоприятных условиях окружающей среды. Задачей и техническим результатом полезной модели является расширение функциональных возможностей устройства для управления разрядностью вычислений, что позволяет ему формировать команду изменения разрядности вычислений, которая подается в компьютер, при работе в неблагоприятных условиях окружающей среды, а это, в свою очередь, способствует повышению достоверности результатов выполняемых вычислений. Технический результат достигается за счет того, что в устройство для управления разрядностью вычислений, которое содержит контроллер, дополнительно введены блок датчиков окружающей среды и пороговое устройство, при этом выход блока датчиков окружающей среды соединен с первым входом порогового устройства, выход которого соединен со входом контроллера, при этом второй вход порогового устройства является входом устройства для управления разрядностью вычислений, а выход контроллера -его выходом. 5 ил.

Description

Область техники, к которой относится полезная модель

Полезная модель относится к вычислительной технике и может найти применение в вычислительных системах, работающих в неблагоприятных условиях окружающей среды.

Уровень техники

Из существующего уровня техники известен «Перепрограммируемый вычислитель для систем обработки информации» [патент RU 2146389, С1, G06F 15/00, 10.03.2000]. В этом патенте описано устройство, которое содержит схему управления, представляющую собой процессор с уменьшенным набором команд, входы/выходы которой соединены с внутренней шиной, к которой подсоединены входы/выходы базовых вычислительных элементов, входы/выходы двух массивов локальной статической памяти и входы/выходы контроллера системной шины, при этом базовые вычислительные элементы соединены между собой линиями связи по принципу каждый с каждым и подсоединены отдельными линиями связи к схеме управления, а к внутренней шине подсоединены входы/выходы контроллера внешней шины, к входам/выходам которого подсоединены входы/выходы блока высокоскоростных приемников/передатчиков, причем указанный блок выполнен на высокоскоростных асинхронных приемниках/передатчиках, позволяющих использовать электрические и оптические линии связи и предназначенных для каскадирования базовых вычислительных элементов».

Недостатками данного технического решения является низкая надежность при работе в неблагоприятных условиях окружающей среды, что обусловлено отсутствием возможности управления разрядностью вычислений в компьютере, приводящем к автоматическому снижению числа используемых активных элементов, в случае достижения критических значений параметрами окружающей среды.

Наиболее близким к заявленной полезной модели, является техническое решение «Система для дистанционного управления компьютером» [патент RU 22167669, С2, G06F 3/33, G09G 5/08, G06K 11/18, 20.11.2003], включающая лазер видимого излучения с кнопками управления, видеокамеру и интерфейс, подключенный к одному из портов компьютера, отличающаяся тем, что в нее введены излучатель синхросигналов и процессор обработки видеоизображения, к выходу которого подключен излучатель синхросигналов, при этом выход видеокамеры подключен к входу процессора обработки видеоизображения, другой выход которого соединен с интерфейсом, устройство управления дополнительно содержит последовательно соединенные приемник синхросигналов, вход которого является управляющим входом устройства управления, контроллер и ключ, при этом выход ключа подсоединен к модулирующему входу лазера видимого излучения, второй вход контроллера соединен с кнопками управления. При этом система для дистанционного управления компьютером содержит проектор, информационный вход которого подсоединен к видеовходу компьютера, и экран для отображения презентаций, а видеокамера снабжена светофильтром.

Недостатком этой системы является то, что она не позволяет управлять разрядностью вычислений компьютера, что необходимо при его работе в неблагоприятных условиях окружающей среды.

Раскрытие сущности полезной модели

Задачей полезной модели является расширение функциональных возможностей устройства для управления разрядностью вычислений, при его работе в неблагоприятных условиях окружающей среды, например, при высоких уровнях температуры, влажности и вибрации, а также при воздействии мощного неионизирующего электромагнитного излучения (к такому излучению относят мягкий ультрафиолетовый свет, видимый свет, инфракрасное излучение и радиоволны) или ионизирующего излучения (к такому излучению относят жесткое ультрафиолетовое, рентгеновское, гамма-, альфа-, бета- и нейтронное излучение, а также поток других микрочастиц).

Техническим результатом полезной модели является формирование команды изменения разрядности вычислений, которая подается в компьютер, при работе в неблагоприятных условиях окружающей среды. Это, в свою очередь, способствует повышению достоверности результатов выполняемых вычислений.

Технический результат достигается за счет того, что в устройство для управления разрядностью вычислений, которое содержит контроллер, согласно полезной модели, дополнительно введены блок датчиков окружающей среды и пороговое устройство, при этом блок датчиков окружающей среды выполнен с возможностью преобразовывать неблагоприятные воздействия в суммарный электрический сигнал и передавать указанный сигнал в пороговое устройство, пороговое устройство выполнено с возможностью сравнивать принятый суммарный электрический сигнал с пороговым значением и, в случае превышения порогового значения, вырабатывать и передавать управляющий сигнал контроллеру, контроллер выполнен с возможностью осуществлять преобразование полученного управляющего сигнала в команду изменения разрядности, при этом выход блока датчиков окружающей среды соединен с первым входом порогового устройства, выход которого соединен со входом контроллера, второй вход порогового устройства является входом устройства для управления разрядностью вычислений, а выход контроллера - его выходом.

В свою очередь, блок датчиков окружающей среды может содержать датчик температуры, датчик влажности, датчик уровня вибрации, датчик уровня неионизирующего электромагнитного излучения и датчик уровня ионизирующего излучения, при этом выходы датчика температуры, датчика влажности, датчика уровня вибрации, датчика уровня неионизирующего электромагнитного излучения и датчика уровня ионизирующего излучения могут быть соединены соответственно с первым, вторым, третьим, четвертым и пятым входами сумматора, выход которого является выходом блока датчиков окружающей среды.

Краткое описание чертежей

Сущность полезной модели поясняется чертежами, на которых изображено:

на фиг. 1 - общая схема процесса смены разрядности регистра с точки зрения внутреннего устройства (процесс понижения разрядности регистра в адаптивной архитектуре);

на фиг. 2 - результат построения для процессора AMD k8 - график зависимости процента задействованных в вычислениях транзисторов в процессоре, от разрядности вычислений;

на фиг. 3 - блок-схема алгоритма определения процента задействованных транзисторов;

на фиг. 4 - структурная схема устройства для управления разрядностью вычислений и внешний по отношению к нему компьютер;

на фиг. 5 - структурная схема блок датчиков окружающей среды.

Осуществление полезной модели

Теоретические предпосылки. Главная идея, положенная в основу настоящей полезной модели, состоит в «обмене» точности выполняемых вычислений, которая зависит от разрядности операционной системы и результатов выполняемых вычислений, на надежность вычислительного устройства, которая зависит как от условий окружающей среды, так и от количества отдельных радиоэлектронных элементов (прежде всего - транзисторов, а также диодов, конденсаторов, элементов индуктивности), используемых при выполнении вычислений.

Прежде чем перейти к рассмотрению основных принципов организации полезной модели, необходимо дать определение некоторым используемым в дальнейшем терминам.

Таблица триггеров - специальная таблица, которая состоит из 2 колонок: в первой колонке - указан адрес регистра, во второй колонке указано содержимое регистра, которое представляет собой набор триггеров, при этом каждый из них помечен флагом работоспособности.

Резервные таблицы триггеров - это копии таблицы триггеров. Используются с целью повышения надежности устройства.

Флаг работоспособности триггера - логическая отметка, сопоставленная каждому триггеру в регистре. Она представлена булевым значением: 1 -триггер исправен, 0 - триггер неисправен.

ОЧТ - отношение числа транзисторов.

Таблица конвейера команд - таблица, хранящая наборы команд, а также набор наименований функциональных блоков, отвечающих за непосредственное исполнение команд.

При рассмотрении осуществления полезной модели нами будут использованы следующие основные принципы:

1. Принцип катастрофичности отказа одного элемента. В соответствии с этим принципом будем считать, что выход даже одного такого радиоэлектронного элемента из строя, при условии, что он используется в вычислительных операциях, может привести к неустранимому отказу вычислительного устройства.

2. Принцип табличной организации регистров, который означает, что рассматриваемый регистр в процессоре обладает следующими особенностями: операции чтения и записи в регистр не определяются физическим расположением триггеров в регистре; вместо этого задана логическая последовательность операций регистра, которая преобразует физическое чтение и запись триггеров в регистре в адресную структуру регистра и может быть модифицирована в процессе смены разрядности вычислений.

3. Принцип масштабируемого подобия, согласно которому при изменении разрядности вычислений (с первой на меньшую вторую) количество задействованных радиоэлектронных элементов (в дальнейшем - транзисторов) становится равным тому, которое реально используется в вычислительном устройстве, работающем со второй разрядностью, за исключением ситуации, когда у нас нет нужного регистра меньшей разрядности, выполняющего аналогичную задачу. Например, регистры общего назначения R8-R15 не представлены предшественниками, работающими в «защищенном» режиме (одном из стандартных режимов работы семейства процессоров х86).

Если с принципом катастрофичности отказа одного элемента все ясно, то принцип масштабируемого подобия нуждается в отдельном рассмотрении. Поэтому проведем ретроспективный анализ и рассмотрим, как может происходить изменение разрядности выполняемых вычислений.

При реализации процесса переключения (изменения) разрядности производим изменение типа вычислений с обычного (целочисленного) - на плавающий (т.е. с плавающей точкой), поскольку последний тип вычислений позволяет относительно «безболезненно» сокращать разрядность мантиссы, сохраняя при этом порядок. Это возможно из-за структуры числа с плавающей точкой, которое характеризуются мантиссой и порядком, определяющим искомые разряды числа. Таким образом, сокращая мантиссу, мы уменьшаем число триггеров, требуемых для хранения числа, сохраняя при этом главные разряды. Произведем рассмотрение данного процесса на примере традиционного и наиболее важного элемента любого вычислительного устройства, включая процессор, а именно, регистра.

Для этого нам потребуется ввести понятие «таблица целостности функциональных блоков процессора». Она является внутренним механизмом процессора, и отвечает за оперативные данные по функциональному блоку процессора, т.е. можно ли в текущий момент использовать тот или иной блок процессора, или он поврежден. Например, в процессоре i386 было несколько арифметико-логических устройств, каждое из которых мы пометили в таблице, и одно из них вышло из строя. В этом случае процессор сможет выполнять вычисления на оставшихся арифметико-логических устройствах, что позволит избежать внутренних вычислительных ошибок в процессоре, и, следовательно, сохранить его работоспособность с минимальным ущербом для производительности.

Процесс переключения (изменения) разрядности в вычислительном устройстве состоит из нескольких этапов:

1. Последовательно выполняем операцию чтения из всех триггеров, отвечающих за хранение данных, с которыми можно производить операции ввода-вывода. При этом во внутреннюю таблицу, содержащую список триггеров ставим следующие пометки:

a. 0 - триггер неисправен;

b. 1 - триггер исправен.

2. Вычисляем набор доступных регистров для младшей разрядности, т.е. если мы с 64 бит переходим в 32 бит - все регистры Общего назначения становятся 32 бит, а содержимое недоступных регистров R8-R15 переходит в резервный набор триггеров, из которого потом будут конструироваться регистры. При этом число триггеров, входящих в регистр, в таком случае уменьшается в половину.

3. Выбираем из полученных по пункту 1 наборы триггеров с пометкой «исправен».

4. Сравниваем результаты по пунктам 3 и 2 - если количество уцелевших от агрессивного воздействия триггеров не хватает для работы информационной системы на нужной разрядности, то повторяем пункты с 1 по 3 до тех пор, пока число целых триггеров не станет больше, чем требуется для работы информационной системы.

5. Выполняем преобразования целочисленных вычислений в плавающие. Поскольку при понижении разрядности у нас понижается точность (уменьшается количество доступных триггеров, предназначенных для хранения чисел), поэтому плавающие вычисления на уровне эмуляции (для преобразования целых чисел в числа с плавающей точкой используются библиотеки эмуляции режима сопроцессора) в данных условиях являются лучшим решением.

6. Полученные на шаге 4 алгоритма числа с плавающей точкой укорачиваются по мантиссе до необходимой разрядности.

7. С помощью внутренних примитивных команд (например, сложение или сдвиг) проверяем работоспособность функциональных блоков процессора. В случае их неисправности помечаем их как неиспользуемые в таблицу целостности функциональных блоков процессора.

8. Из работоспособных триггеров мы формируем новые наборы регистров необходимой для работы информационной системы. При этом оставшиеся незадействованные работоспособные триггеры выполняют роль резервных контролирующих триггеров.

9. Процесс смены разрядности завершен.

Блок схема приведенного алгоритма изображена на фиг. 1.

Для определения эффекта от выполнения процедуры снижения разрядности произведем оценку процента задействования транзисторов при понижении разрядности. При этом учтем, что полезную площадь кристалла можно определить путем умножения площади всего кристалла на процент задействования транзисторов.

Теперь произведем оценку процента задействования транзисторов при понижении разрядности.

Прежде чем перейти к расчету, отметим, что ниже будет приведен упрощенный вариант расчета, содержащий два следующих упрощения:

1. Мы рассматриваем только одноядерные процессоры. Это позволяет упростить расчеты, так как не нужно включать в расчетную часть учет числа ядер.

2. Мы рассматриваем ситуацию, когда у нас регистры процессора построены на базе триггеров одного типа, что позволяет при расчете абстрагироваться от числа транзисторов в триггере.

Но прежде, чем приступить к расчетам оценки по регистрам, а также по центральному процессорному устройству (ЦПУ), необходимо определить количество транзисторов, которое задействовано в каждом ЦПУ в различных режимах работы, т.е. сколько в процентном соотношении можно высвободить транзисторов для работы в качестве дублирования работающей части, или же отделить от него, а также какой процент транзисторов в таком случае подвержен угрозе критического для вычислений повреждений.

Для начала следует отметить, что современные процессоры, являющимися стандартом в парке машин современных пользователей, работают в следующих режимах:

1. х86 - Intel 8086. Самый «старый» режим, поддерживаемый современными процессорами. Как правило, приложения, уже не создаются под данный режим работы. Не актуальный режим.

2. IA-32 - i386 и новее - 32 бита. Режим актуальный - используется регулярно.

3. AMD64 - х86-64 - 64 бита. Аналогично пункту 2.

Для того, чтобы определить, сколько транзисторов задействовано и в каком режиме работы, необходимо понять, как именно происходила эволюция по количеству транзисторов и размеру регистров.

Начнем с перехода от 32- к 64-разрядным (битовым) процессорам. Для проведения анализа рассмотрим характеристики процессоров, актуальных в 2003-2004 годы. В таблице 1, которая построена на основе материалов [Компьютеры. Athlon 64, Athlon 64 FX и Pentium 4. Часть первая. URL: https://www.ferra.ru/review/computers/s25340.htm (дата обращения 25.02.2021)], представлены основные характеристики процессоров, необходимые для расчета числа транзисторов при работе 64-битового процессора в режиме совместимости с 32-битовыми процессорами. В этом режиме 64-битовый процессор может исполнять 32-битовые приложения за счет трансляции инструкций архитектуры IA32 и эмуляции 32-битовых регистров. В таблице 1 приведены первые модели 64-битовых процессоров и модели последнего поколения 32-битовых процессоров на рынке пользовательских персональных компьютеров.

Выборка двух линеек по переходу от 32 к 64 битам объясняется еще и актуальным состоянием операционных систем, вследствие чего и требует пристального внимания.

Начнем с самого простого варианта: архитектура AMD64 от IA32 отличается, в первую очередь, набором регистров общего назначения. Кроме того, для проведения вычислений необходимо добавить еще специальные регистры, которые дополнительно расширяют вычислительные возможности процессора в «длинном» (режим полной поддержки только 64-битовых приложений) и «защищенном» (совместимость с 32-битными приложениями) режимах работы (для «реального» режима работы использование специальных регистров не предусмотрено).

Поэтому, попробуем определить по регистрам общего назначения отношения сумм транзисторов в 32- и 64-битовых регистрах общего назначения (первое приближение). Для проверки точности возьмем контрольное число - отношение числа транзисторов (ОЧТ) для двух ЦПУ (Athlon K7 и Athlon 64).

Теперь проведем численное сравнение (будем предполагать, что везде используются триггеры с одинаковым числом транзисторов):

ОЧТ в ядре ЦПУ=37,5/105,9=0,3541;

ОЧТ в регистрах ЦПУ=(13*32)/(19*64)=0,3421.

Если учесть, что не было сравнения ядер по всем регистрам, а также происхождение» ядра ЦПУ AMD k8 из ядра AMD k7, то получим, что эти отношения можно использовать, так как разница между двумя значениями ОЧТ составляет 0,3541-0,3421=0,012, что является несущественной погрешностью.

Теперь выполним сравнения по процессорам Intel, в момент перехода с архитектуры IA-32 на ЕМТ64, которая является аналогом AMD64. Однако при этом нельзя забывать, что в данном случае различия будут по структуре ядер, так как Intel предыдущее ядро довольно серьезно перестраивала, и также то, что часть транзисторов ушла на повышение быстродействия нового процессора.

Контрольные числа:

ОЧТ в ядре ЦПУ=55/125=0,44;

ОЧТ в регистрах ЦПУ=(13*32)/(19*64)=0,3421.

Найдем разницу между двумя значениями ОЧТ: 0,44-0,3421=0,0989, что составляет почти 10%. И вот здесь возникает резонный вопрос: а почему в данном случае мы получаем ситуацию, при которой для разных компаний и равных условий получается серьезное различие в погрешностях расчета? Возможен следующий ответ: погрешность 9,89% «съели» нововведения в процессоре 64бит по сравнению с предшественником - встроили кэш, который тоже добавляет некоторое количество транзисторов, ввели несколько новых наборов команд, ну и, наконец, нельзя забывать об том, что у каждой компании, производящей ЦПУ, помимо общепринятого стандарта, есть особый набор некоторых специфических команд, характерных для каждой компании - разработчика процессоров.

ЦПУ AMD k7 и k8 друг от друга не очень отличались в момент выпуска последней серии k7 и первой серии k8, поскольку в последнем случае просто добавили набор команд архитектуры AMD64, подняли частоту и производительность, а также расширили кэш память, что не было учтено в расчете.

Теперь рассмотрим последние 16-битовые процессоры, которые были выпущены давно, однако поскольку современные процессоры работают в совместимых с ними режимах, то рассмотрение данных процессоров является необходимым для определения того, а сколько транзисторов задействовано в реальном режиме работы? В виду «древности» ограничимся одной линейкой процессоров, представленной компании Intel, а именно двумя моделями процессоров: процессором i80386 [Intel 80386 programmer's reference manual URL: https://css.csail.mit.edu/6.858/2014/readings/i386.pdf (дата обращения 22.03.2021)] и процессором i80286 [Intel 80286 Programmer's Reference Manual. URL: https://www.manualslib.com/manual/1218787ZIntel-80286.html (дата обращения 22.03.2021)].

Так как размер регистров процессора i286 не превышал 16 бит, то он использовался, в первую очередь, в реальном режиме работы, несмотря на наличие у процессора дополнительного режима работы, который был похож на защищенный режим процессора i386.

Необходимые для расчета характеристики приведены в Таблице 2.

Контрольные числа по сравнению с I386 (первый 32-битовый процессор) будут такими:

ОЧТ в ядре ЦПУ = 134000/275000=0,4873;

ОЧТ в регистрах ЦПУ = (9*16)/(10*32)=0,4500.

Причины различий в случае 16 и 32 битов:

1. Количество режимов работы i386 больше, так как у i286 не полностью реализован защищенный режим (его называют расширенным режимом работы).

2. Число регистров и команд у ЦПУ i386 увеличилось существенно.

3. Увеличение частоты и количества арифметико-логических устройств АЛУ).

Однако ОЧТ можно оценить не только по регистрам общего назначения, но и по всем регистрам. В таком случае оценка отношения числа транзисторов для каждого режима работы процессора будет точнее, так как в современных процессорах находятся не только регистры общего назначения, но также набор регистров сопроцессора и дополнительные наборы команд (например, это наборы команд SSE различных версий, набор команд ММХ для работы с мультимедиа).

Поэтому выработаем алгоритм, который будет достаточно для ответа на вопрос: какое примерное число транзисторов задействовано в процессорах при работе в различных режимах, а именно: «длинном», «защищенном», «реальном»:

1. Выбираем все возможные наборы регистров процессора, доступные для приложений в нужных режимах работы.

2. Из полученных наборов регистров формируем оценочный набор регистров, руководствуясь правилом: мы берем не все доступные регистры, а лишь те, которые задействуют максимально возможные области регистров для данной архитектуры. Например, рассмотрим регистры RAX-EAX-AX [AMD64 Architecture Programmer's Manual, https://www.amd.com/system/files/TechDocs/24594.pdf (дата обращения 25.0.2021)]. Для 64 - взять только RAX, для 32 - ЕАХ, и для 16 - АХ.

3. Вычислить по выбранному набору регистров число триггеров (оно равно числу разрядов регистра).

4. Сложить числа триггеров всех регистров для каждой архитектуры.

5. Полученные числа на шаге 4 (числа задействованных транзисторов в регистрах двух режимов работы) нужно поделить одно на другое и умножить полученное на 100%. Это и будет процент задействованных транзисторов в различных режимах работы.

Проверим этот вариант оценки на модели AMD k8:

Для этого введем обозначения переменных (нужны для упрощения процесса построения графика):

1. Тр64 - число транзисторов, используемое в «длинном» режиме работы процессора.

2. Тр32 - число транзисторов, используемое в «защищенном» режиме работы процессора.

3. Тр16 - число транзисторов, используемое в «реальном» режиме работы процессора.

Теперь, применим методику оценки по указанным соотношениям:

1. (Тр32/Тр64)*100%=(2656/5664)*100%=46,89%. Соотношение числа задействованных для вычислений транзисторов в «защищенном» и «длинном» режиме процессора.

2. (Тр16/Тр64)*100%=(880/10272)*100%=8,57%. Соотношение числа задействованных транзисторов для вычислений в «реальном» и «длинном» режиме процессора.

Данный подход справедлив, так как нужно оценить примерное количество транзисторов, используемых при работе с регистрами, имеющими меньшие по размеру регистры. При этом учитывается и то, что не все регистры в принципе имеют аналоги на меньшей разрядности.

Найдем такую оценку для процессора AMD k8. Результат выполнения этого построения изображен на фиг. 2.

Но, надо отметить, что использовался самый простой способ оценки количества транзисторов. Для проведения более точных вычислений надо уже рассматривать более подробную модель - с точки зрения, как семейства команд, так и регистров (используемых командами). Они представлены на уровне кристалла в виде соответствующего типа триггеров и набора транзисторов.

Блок-схема описанного выше алгоритма определения процента задействованных транзисторов на базе отношений по регистрам изображена на фиг 3.

Таким образом, основываясь на полученных соотношениях, было продемонстрировано, что приведенный алгоритм вычисления задействованных транзисторов в различных режимах работы является допустимым к применению.

Описание конструкции устройства (в статическом состоянии). Структурная схема устройство для управления разрядностью вычислений и внешний по отношению к нему компьютер представлены на фиг. 4. Устройство для управления разрядностью вычислений содержит блок 1 датчиков окружающей среды, пороговое устройство 2 и контроллер 3. При этом блок 1 датчиков окружающей среды выполнен с возможностью преобразовывать неблагоприятные воздействия в суммарный электрический сигнал и передавать указанный сигнал в пороговое устройство 2, пороговое устройство 2 выполнено с возможностью сравнивать принятый суммарный электрический сигнал с пороговым значением и, в случае превышения порогового значения, вырабатывать и передавать управляющий сигнал контроллеру 3, контроллер 3 выполнен с возможностью осуществлять преобразование полученного управляющего сигнала в команду изменения разрядности.

В свою очередь, выход блока 1 датчиков окружающей среды соединен с первым входом порогового устройства 2, выход которого соединен со входом контроллера 3, второй вход порогового устройства 2 является входом устройства для управления разрядностью вычислений, а выход контроллера 3 - его выходом.

Предполагается, что выход устройства для управления разрядностью вычислений может быть соединен с внешним компьютером.

Структурная схема блока 1 датчиков окружающей среды представлена на фиг. 5. Он содержит датчик 4 температуры, датчик 5 влажности, датчик 6 уровня вибрации, датчик 7 уровня неионизирующего электромагнитного излучения и датчик 8 ионизирующего излучения. При этом выходы датчика 4 температуры, датчика 5 влажности, датчика 6 уровня вибрации, датчика 7 уровня неионизирующего электромагнитного излучения и датчика 8 уровня ионизирующего излучения соединены соответственно с первым, вторым, третьим, четвертым и пятым входами сумматора 9, выход которого является выходом блока 1 датчиков окружающей среды.

Описание функционирования. Работает предлагаемое устройство для управления разрядностью вычислений следующим образом.

Блок 1 датчиков окружающей среды испытывает различные неблагоприятные воздействия, которые, как можно условно считать, поступают на его вход. Показатели таких воздействий (например, уровни влажности, температуры, вибрации, а также электромагнитного или иного излучения) определяет блок 1 датчиков окружающей среды. Блок 1 датчиков окружающей среды преобразует указанные воздействия в суммарный электрический сигнал Uсум, который передается на выход блока 1 датчиков окружающей среды, который, в свою очередь, соединен с первым входом порогового устройства 2. Способность блока 1 датчиков окружающей среды выполнять эти операции определяется тем, что он выполнен с возможностью преобразовывать неблагоприятные воздействия в суммарный электрический сигнал и передавать указанный сигнал в пороговое устройство 2.

В пороговом устройстве 2 этот сигнал сравнивается с пороговым значением Uпор, подаваемым на второй вход порогового устройства 2. Если упомянутый суммарный сигнал Uсум оказывается выше порогового значения Uпор, т.е. выполняется соотношение

пороговое устройство 2 вырабатывает управляющий сигнал Uупр, который подается с выхода порогового устройства 2 на вход контроллера 3. Способность порогового устройства 2 выполнять эти операции определяется тем, что оно выполнено с возможностью сравнивать принятый суммарный электрический сигнал с пороговым значением и, в случае превышения порогового значения, вырабатывать и передавать управляющий сигнал контроллеру 3.

В контроллере 3 осуществляется преобразование полученного электрического сигнала Uупр в команду изменения разрядности, которая передается на вход компьютера, являющегося внешним по отношению к устройству для управления разрядностью вычислений. Получив такую команду, внешний компьютер осуществляет изменение разрядности вычислений и производит соответствующие вычисления. Способность контроллера 3 выполнять эти операции определяется тем, что он выполнен с возможностью осуществлять преобразование полученного управляющего сигнала в команду изменения разрядности.

Блок 1 датчиков окружающей среды работает следующим образом. В качестве примера рассматривается ситуация, когда датчик 1 окружающей среды способен определять температуру окружающей среды при помощи датчика 4 температуры, влажность - при помощи датчика 5 влажности, уровень вибрации - при помощи датчика 6 уровня вибрации, уровень неионизирующего электромагнитного излучения - при помощи датчика 7 неионизирующего электромагнитного излучения и уровень ионизирующего излучения - при помощи датчика 8 уровня ионизирующего излучения. Можно условно считать, что на входы вышеупомянутых датчиков 4-8 поступают воздействия в виде соответственно температуры, вибрации, влажности, неионизирующего электромагнитного излучения и ионизирующего излучения. На выходах упомянутых датчиков 4-8, которые были предварительно совместно отградуированы с учетом важности каждого из вышеупомянутых факторов (температуры, влажности и уровней вибрации, неионизирующего электромагнитного и ионизирующего излучений), формируются сигналы (соответственно, Uтемп, Uвл, Uвибр, Uнэми, Uни). Эти сигналы, поступают на соответствующие входы сумматора 9, в котором производится их суммирование, вследствие чего формируется суммарный сигнал

Этот сигнал с выхода сумматора 9 блока 1 датчиков поступает на вход порогового устройства 2. В пороговом устройстве 2, как отмечалось выше, производится сравнение этого сигнала Uсум с пороговым значением Uпор, в результате чего формируется управляющий сигнал Uупр, который контроллер 3 преобразует в команду изменения разрядности вычислений, подаваемую во внешний компьютер.

Вследствие этого происходит изменение разрядности вычислений (если упомянутый суммарный сигнал Uсум оказывается выше заданного порога Uпор - уменьшение разрядности).

Таким образом, достигается технический результат, заключающийся в формировании команды изменения разрядности вычислений, которая подается в компьютер, при работе в неблагоприятных условиях окружающей среды. Это, в свою очередь, способствует повышению достоверности результатов выполняемых вычислений.

Claims (2)

1. Устройство для управления разрядностью вычислений, содержащее контроллер, отличающееся тем, что в него дополнительно введены блок датчиков окружающей среды и пороговое устройство, при этом блок датчиков окружающей среды выполнен с возможностью преобразовывать неблагоприятные воздействия в суммарный электрический сигнал и передавать указанный сигнал в пороговое устройство, пороговое устройство выполнено с возможностью сравнивать принятый суммарный электрический сигнал с пороговым значением и, в случае превышения порогового значения, вырабатывать и передавать управляющий сигнал контроллеру, контроллер выполнен с возможностью осуществлять преобразование полученного управляющего сигнала в команду изменения разрядности, при этом выход блока датчиков окружающей среды соединен с первым входом порогового устройства, выход которого соединен со входом контроллера, второй вход порогового устройства является входом устройства для управления разрядностью вычислений, а выход контроллера - его выходом.

2. Устройство для управления разрядностью вычислений по п. 1, отличающееся тем, что блок датчиков окружающей среды содержит датчик температуры, датчик влажности, датчик уровня вибрации, датчик уровня неионизирующего электромагнитного излучения и датчик уровня ионизирующего излучения, при этом выходы датчика температуры, датчика влажности, датчика уровня вибрации, датчика уровня неионизирующего электромагнитного излучения и датчика уровня ионизирующего излучения соединены соответственно с первым, вторым, третьим, четвертым и пятым входами сумматора, выход которого является выходом блока датчиков окружающей среды.

Images