RU2096918C1 - Method for encrypting binary information and device which implements said method - Google Patents

Method for encrypting binary information and device which implements said method Download PDF

Info

Publication number
RU2096918C1
RU2096918C1 RU95111791A RU95111791A RU2096918C1 RU 2096918 C1 RU2096918 C1 RU 2096918C1 RU 95111791 A RU95111791 A RU 95111791A RU 95111791 A RU95111791 A RU 95111791A RU 2096918 C1 RU2096918 C1 RU 2096918C1
Authority
RU
Russia
Prior art keywords
bit
input
output
information
encrypted information
Prior art date
Application number
RU95111791A
Other languages
Russian (ru)
Other versions
RU95111791A (en
Inventor
Сергей Сергеевич Волков
Олег Петрович Назаров
Борис Васильевич Рощин
Петр Николаевич Сердюков
Original Assignee
Сергей Сергеевич Волков
Олег Петрович Назаров
Борис Васильевич Рощин
Петр Николаевич Сердюков
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Сергей Сергеевич Волков, Олег Петрович Назаров, Борис Васильевич Рощин, Петр Николаевич Сердюков filed Critical Сергей Сергеевич Волков
Priority to RU95111791A priority Critical patent/RU2096918C1/en
Publication of RU95111791A publication Critical patent/RU95111791A/en
Application granted granted Critical
Publication of RU2096918C1 publication Critical patent/RU2096918C1/en

Links

Images

Abstract

FIELD: communication, computer engineering and information processing systems. SUBSTANCE: invention proposes better way for ENCRYPTING with respect to Lucifer system by IBM and data ENCRYPTING standard by American National Standard Institute due to possibility of bit-by-bit encoding of binary information using key of desired length. EFFECT: possibility to use in radio communication systems. 4 cl, 5 dwg

Description

Изобретение относится к области криптографических преобразований и может быть использовано в связных, вычислительных и информационных системах для криптографического закрытия двоичной информации. The invention relates to the field of cryptographic transformations and can be used in communication, computing and information systems for cryptographic closure of binary information.

Известен способ шифрования, предназначенный для криптографической защиты информации в вычислительных системах и заключающийся в многократном прибавлении ключа к преобразуемой информации с последующим применением подстановочных и перестановочных преобразований. С использованием этого способа построена система Lucifer фирмы IBM и стандарт шифрования данных национального бюро стандартов США. A known encryption method is designed for cryptographic protection of information in computer systems and consists in repeatedly adding a key to the information being converted, followed by the use of substitution and permutation transformations. Using this method, the IBM Lucifer system and the data encryption standard of the US National Bureau of Standards are built.

В известном стандарте шифрования данных к содержимому двух 32-разрядных ячеек 64-разрядного информационного регистра 16 раз прибавляют по модулю 2 содержимое 64-разрядного ключевого регистра с последующим воздействием на 32-разрядную сумму 32-разрядным функциональным преобразованием f. In the well-known data encryption standard, the contents of two 32-bit cells of a 64-bit information register are added 16 times modulo 2 to the contents of a 64-bit key register, followed by the 32-bit functional transformation f being applied to the 32-bit sum.

Известный стандарт шифрования данных шифрует информацию блоками по 64 бита, а это при зашифровании требует предварительного накапливания 64 бит информации, а при расшифровании требует дополнительной синхронизации для выделения начала очередного блока зашифрованной информации. Кроме того, процесс зашифрования очередного блока состоит из 16 циклов, что вносит определенную задержку при зашифровании очередных блоков информации. Перечисленные особенности известного стандарта шифрования данных делают его неудобным при использовании в системах радиосвязи. The well-known standard for data encryption encrypts information in blocks of 64 bits, and this requires the preliminary accumulation of 64 bits of information when encrypting, and when decrypting it requires additional synchronization to highlight the beginning of the next block of encrypted information. In addition, the encryption process of the next block consists of 16 cycles, which introduces a certain delay when encrypting the next blocks of information. The listed features of the well-known data encryption standard make it inconvenient when used in radio communication systems.

Целью настоящего изобретения является обеспечение побитного шифрования информации с использованием ключа необходимого пользователю размера. The aim of the present invention is to provide bit-by-bit encryption of information using a key of the required size.

Поставленная цель достигается тем, что в способе шифрования двоичной информации, заключающемся в зависящем от 64-разрядного ключа преобразовании 64-разрядного блока шифруемой информации путем 16-кратного выполнения набора операций, включающего сложение 32-разрядных чисел из информационного и ключевого регистра и функциональное преобразование полученной 32-разрядной суммы, на передаче содержимое M-разрядного регистра сдвига преобразуют блоком функционального преобразования данных fд и первым датчиком М-разрядных псевдослучайных чисел, результат преобразования складывают (при M N, например, по модулю 2 или 2N) с N-разрядным содержимым ключевого регистра блока формирования n-разрядного ключа, сумму преобразуют блоком N-разрядного функционального преобразования суммы fc, в полученном N-разрядном результате преобразования мажоритарным элементом определяют преобладание нулей или единиц и в зависимости от результата прибавляют по модулю 2 к двоичному знаку шифруемой информации соответственно 0 или 1, полученный в результате зашифрованный двоичный знак направляют в канал связи и на вход M-разрядного регистра сдвига, а на приеме выполняют те же действия, что и на передаче, за исключением того, что на выход M-разрядного регистра сдвига направляют пришедший из канала связи зашифрованный двоичный знак, к которому одновременно прибавляют по модулю 2 выработанный мажоритарным элементом двоичный знак и получают знак открытой информации. Чтобы мажоритарный элемент однозначно реагировал на поступающее на его вход число, разрядность числа N выбирается нечетной.This goal is achieved by the fact that in a method of encrypting binary information, which consists in converting a 64-bit block of encrypted information depending on a 64-bit key by performing a set of operations 16 times, including adding 32-bit numbers from the information and key register and functional transformation of the received 32-bit sum, on the transfer, the contents of the M-bit shift register are transformed by the functional data conversion unit f d and the first sensor of M-bit pseudorandom numbers, p The conversion result is added (with MN, for example, modulo 2 or 2 N ) with N-bit contents of the key register of the n-bit key generation unit, the sum is converted by the N-bit functional conversion unit of the sum f c , in the obtained N-bit conversion result by majority the element determines the predominance of zeros or ones and, depending on the result, add modulo 2 to the binary sign of the encrypted information, respectively 0 or 1, the resulting encrypted binary sign is sent to the communication channel to the input of the M-bit shift register, and at the reception, they perform the same actions as for transmission, except that the encrypted binary sign that came from the communication channel is sent to the output of the M-bit shift register, to which the modulated 2 is simultaneously added the majority element is a binary sign and receive a sign of open information. In order for the majority element to respond unambiguously to the number arriving at its input, the bit capacity of the number N is chosen odd.

На фиг. 1 и 2 представлены соответственно блок-схемы устройств зашифрования и расшифрования для осуществления способа шифрования двоичной информации. Устройства зашифрования и расшифрования содержат: M-разрядный регистр сдвига 1, первый датчик M-разрядных псевдослучайных чисел 2, блок N-разрядного функционального преобразования данных 3, второй датчик N-разрядных псевдослучайных чисел 4, блок формирования N-разрядного ключа 5, N-разрядный сумматор 6, блок N-разрядного функционального преобразования суммы 7, мажоритарный элемент 8 и одноразрядный сумматор 9. In FIG. 1 and 2 are respectively block diagrams of encryption and decryption devices for implementing the binary information encryption method. Encryption and decryption devices contain: M-bit shift register 1, first sensor of M-bit pseudo-random numbers 2, block of N-bit functional data conversion 3, second sensor of N-bit pseudo-random numbers 4, block for generating N-bit key 5, N- bit adder 6, block N-bit functional conversion of the sum 7, the majority element 8 and a single-bit adder 9.

Процесс зашифрования бита открытой информации осуществляют следующим образом. M-разрядное содержимое M-разрядного регистра сдвига 1 преобразуют блоком N-разрядного функционального преобразования данных 3 и складывают (например, по модулю 2 и 2N) в N-разрядном сумматоре 6 с N -разрядным содержимым ключевого регистра блока формирования N-разрядного ключа 5, полученную сумму преобразуют блоком N-разрядного функционального преобразования суммы 7, мажоритарным элементом 8 определяют количество единиц в N-разрядном результате преобразования. Если единиц больше, чем нулей, то в одноразрядном сумматоре 9 к двоичному знаку открытой информации прибавляют 1, в противном случае 0. Полученный в результате суммирования двоичный знак зашифрованной информации направляют в канал связи и на вход M-разрядного регистра сдвига 1, содержимое которого предварительно сдвигают на один разряд в сторону младших разрядов с потерей выдвинутого самого младшего разряда.The process of encrypting a bit of open information is as follows. The M-bit contents of the M-bit shift register 1 are converted by the N-bit functional data conversion unit 3 and added (for example, modulo 2 and 2 N ) in the N-bit adder 6 with N-bit key register contents of the N-bit key generating unit 5, the resulting amount is converted by the N-bit functional conversion unit of the sum 7, by the majority element 8, the number of units in the N-bit conversion result is determined. If there are more units than zeros, then in the one-bit adder 9, 1 is added to the binary sign of the open information, otherwise 0. The resulting binary sign of the encrypted information obtained from the summation is sent to the communication channel and to the input of the M-bit shift register 1, the contents of which are previously shifted by one digit in the direction of the lower digits with the loss of the advanced least significant digit.

N-разрядное функциональное преобразование информации выполняют, например, путем суммирования по модулю 2 или 2n N-разрядных чисел с N-разрядными двоичными псевдослучайными числами соответствующих датчиков 2 или 4. При этом разрядность регистра сдвига 1 M и разрядность псевдослучайных чисел первого датчика 2 M выбирается равной значению N.N-bit functional information conversion is performed, for example, by modulo 2 or 2 n summation of N-bit numbers with N-bit binary pseudorandom numbers of the corresponding sensors 2 or 4. In this case, the shift register width is 1 M and the pseudorandom number width of the first sensor is 2 M is chosen equal to the value of N.

Процесс расшифрования бита зашифрованной информации осуществляют следующим образом. М-разрядное содержимое М-разрядного регистра сдвига 1 преобразуют блоком N-разрядного функционального преобразования данных 3 и складывают (например, по модулю 2 или 2N) в N-разрядном сумматоре 6 с N-разрядным содержимым блока формирования N-разрядного ключа 5, полученную сумму преобразуют блоком N-разрядного функционального преобразования суммы 7, мажоритарным элементом 8 определяют количество единиц в N-разрядном результате преобразования. Если единиц больше чем нулей, то в одноразрядном сумматоре 9 к пришедшему из канала связи знаку зашифрованной информации прибавляют 1, в противном случае 0. В результате суммирования получают двоичный знак открытой информации. Пришедший из канала связи зашифрованной информации одновременно направляют на вход M-разрядного регистра 1, содержимое которого предварительно сдвигают на один разряд в сторону младших разрядов с потерей выдвинутого самого младшего разряда.The process of decrypting a bit of encrypted information is as follows. The M-bit contents of the M-bit shift register 1 are converted by the N-bit functional data conversion unit 3 and added (for example, modulo 2 or 2 N ) in the N-bit adder 6 with the N-bit contents of the N-bit key generating unit 5, the resulting amount is converted by the N-bit functional conversion unit of the sum 7, by the majority element 8, the number of units in the N-bit conversion result is determined. If there are more than zero units, then in a one-bit adder 9, 1 is added to the sign of the encrypted information from the communication channel, otherwise 0. As a result of the summation, a binary sign of open information is obtained. The encrypted information that came from the communication channel is simultaneously sent to the input of the M-bit register 1, the contents of which are previously shifted by one bit towards the lower bits with the loss of the extended least significant bit.

Как в устройстве зашифрования, так и в устройстве расшифрования N-разрядное функциональное преобразование данных выполняют с использованием M-разрядных двоичных псевдослучайных чисел первого датчика псевдослучайных чисел 2 (M≥N), а N -разрядное функциональное преобразование суммы выполняют с использованием N-разрядных двоичных псевдослучайных чисел второго датчика псевдослучайных чисел 4. In both the encryption device and the decryption device, N-bit functional data conversion is performed using M-bit binary pseudorandom numbers of the first pseudo-random number sensor 2 (M≥N), and N-bit functional sum conversion is performed using N-bit binary pseudo-random numbers of the second pseudo-random number sensor 4.

Если 0(i) i-й двоичный знак открытой информации, III(i) i-й двоичный знак зашифрованной информации, то III(i) 0(i)

Figure 00000002
G(i) на передаче и 0(i) III(i)
Figure 00000003
G(i) на приеме, где
Figure 00000004
знак операции суммирования по модулю 2.If 0 (i) the i-th binary sign of open information, III (i) the i-th binary sign of encrypted information, then III (i) 0 (i)
Figure 00000002
G (i) in gear and 0 (i) III (i)
Figure 00000003
G (i) at the reception, where
Figure 00000004
sign of the summation operation modulo 2.

Обозначив содержимое M-разрядного регистра сдвига 1 в i-й момент времени R(i) r1(i), r2(i), rm(i), ri(i) 0,1, а M-разрядное псевдослучайное число первого датчика S1(i) (s11(i), s12(i), s1m(i)), S1j(i) 0, 1, 1≅j≅M, i≥1 в результате первого преобразования получаем N-разрядное число R1(i) (r11(i), r12(i), r1n(i)) fд(R(i), S1(i)), где r1j(i) rj(i)

Figure 00000005
s1j(i) для случая M N и преобразования данных в форме, например, суммирования по модулю 2, что при хороших статистических характеристиках последовательностей псевдослучайных чисел позволяет значительно улучшить статистические характеристики зашифрованной информации.Denoting the contents of the M-bit shift register 1 at the i-th time instant R (i) r 1 (i), r 2 (i), r m (i), r i (i) 0.1, and the M-bit pseudorandom the number of the first sensor S1 (i) (s1 1 (i), s1 2 (i), s1 m (i)), S1 j (i) 0, 1, 1≅j≅M, i≥1 as a result of the first conversion, we obtain N-bit number R1 (i) (r1 1 (i), r1 2 (i), r1 n (i)) f d (R (i), S1 (i)), where r1 j (i) r j ( i)
Figure 00000005
s1 j (i) for the case of MN and data transformation in the form of, for example, summation modulo 2, which, with good statistical characteristics of pseudo-random number sequences, can significantly improve the statistical characteristics of encrypted information.

Если содержимое ключевого регистра блока формирования N-разрядного ключа C(i) (c1(i), c2(i), cn(i)), cj(i) 0, 1, 1≅j≅N, то мажоритарный элемент в i-й момент времени выработает двоичный знак G(i) Maj(fc(R1(i)

Figure 00000006
C(i))), где Maj(a) 0, если число единиц в двоичном представлении числа a <N/2; 1, если число единиц в двоичном представлении числа a > N/2} Изменение содержимого N-разрядного ключевого регистра блока формирования N-разрядного ключа в процессе зашифрования улучшает статистические характеристики зашифрования информации. Достигается это формированием N-разрядного ключа в N-разрядном ключевом регистре блока формирования ключа K-разрядными (где 1≅K≅N) словами, выбираемыми из содержимого B (B-произвольное) D-разрядных (D≥K) регистров рабочих ключей в соответствии с L-разрядным выходным кодом (L Log2(B/K)) P-разрядного регистра (P≥L) управляющего ключа. Принцип действия блока формирования N-разрядного ключа поясняется блок-схемой на фиг. 3. P-разрядный регистр управляющего ключа 11 представляет из себя, например, сумматор с L-разрядным выходным кодом, по которому управляемый вентиль 12 определяет адрес K-разрядного слова (порядковые номера D-разрядного регистра 10 и K-разрядного слова в его D-разрядном (H≥N) содержимом) и включает его в состав N-разрядного ключа содержимого N-разрядного ключевого регистра 13. По окончании процедуры формирования ключа, когда содержимое ключевого регистра полностью обновлено, N-разрядный ключ выдается на N-разрядный сумматор. В i+1-й момент времени в процессе шифрования будет участвовать ключ C(i+1) (c1(i+1), c2(i+1), cn(i+1)), cj(i) 0, 1, 1≅j≅N, i>1. Обновление N-разрядного ключа, кроме того, достигается выполнением регистров управляющего 11 и рабочих ключей 10 в виде регистров сдвига с линейной функцией в обратной связи. Если характеристический многочлен регистра имеет вид
Figure 00000007
то в (i+1)-й момент содержимое обобщенного (P или D)-разрядного регистра сдвига 11 или 10 станет K(i+1) (K1(i+1) K2(i), Kn-1(i+1) Kn(i), Kn(i), Kn(i+1) K1(i)
Figure 00000008
(i)). При этом значительно возрастает эквивалентная длина генерируемой последовательности, что позволяет увеличить криптостойкость зашифрованной информации.If the contents of the key register of the N-bit key generation unit are C (i) (c 1 (i), c 2 (i), c n (i)), c j (i) 0, 1, 1≅j≅N, then the majority element at the i-th moment in time will generate a binary sign G (i) Maj (f c (R1 (i)
Figure 00000006
C (i))), where Maj (a) 0 if the number of units in the binary representation of the number a <N / 2; 1, if the number of units in the binary representation of the number a> N / 2} Changing the contents of the N-bit key register of the N-bit key generation unit during the encryption process improves the statistical characteristics of information encryption. This is achieved by forming an N-bit key in the N-bit key register of the key generation block with K-bit (where 1≅K≅N) words selected from the contents of B (B-random) D-bit (D≥K) working key registers in according to the L-bit output code (L Log2 (B / K)) of the P-bit register (P≥L) of the control key. The principle of operation of the N-bit key generating unit is illustrated in the flowchart of FIG. 3. The P-bit register of the control key 11 is, for example, an adder with an L-bit output code, according to which the controlled gate 12 determines the address of the K-bit word (serial numbers of the D-bit register 10 and the K-bit word in its D -bit (H≥N) content) and includes it in the N-bit key of the contents of the N-bit key register 13. At the end of the key generation procedure, when the contents of the key register are completely updated, the N-bit key is issued to the N-bit adder. At i + 1-th moment of time, the key C (i + 1) (c 1 (i + 1), c 2 (i + 1), c n (i + 1)), c j (i ) 0, 1, 1≅j≅N, i> 1. Updating the N-bit key, in addition, is achieved by executing the control registers 11 and the working keys 10 in the form of shift registers with a linear feedback function. If the characteristic polynomial of the register has the form
Figure 00000007
then at the (i + 1) th moment the contents of the generalized (P or D) -bit shift register 11 or 10 will become K (i + 1) (K 1 (i + 1) K 2 (i), K n-1 ( i + 1) K n (i), K n (i), K n (i + 1) K 1 (i)
Figure 00000008
(i)). In this case, the equivalent length of the generated sequence significantly increases, which allows to increase the cryptographic strength of the encrypted information.

Улучшение статистических характеристик преобразуемой информации и значительная эквивалентная длина последовательности псевдослучайных N-разрядных чисел позволяют выполнить датчики N-разрядных псевдослучайных чисел в виде N-разрядных регистров сдвига с линейной функцией в цепи обратной связи. Improving the statistical characteristics of the information being converted and the significant equivalent sequence length of pseudo-random N-bit numbers allow the execution of N-bit pseudo-random number sensors in the form of N-bit shift registers with a linear function in the feedback circuit.

Так как зашифрованная информация по сути представляет собой последовательность псевдослучайных чисел практически произвольной длины, то датчик N-разрядных псевдослучайных чисел может быть выполнен на основе предлагаемого устройства в целом по схеме, приведенной на фиг. 4. Он включает описанное устройство шифрования двоичной информации 14 с независимыми параметрами исполнения и шифрования и N-разрядный регистр сдвига 15, являющийся N-разрядным выходом датчика N-разрядных псевдослучайных чисел, при этом одноразрядный вход регистра сдвига подключен к выходу описанного устройства 14, вход которого подключается к выходу мажоритарного элемента 8 или одноразрядного сумматора 9. Since the encrypted information is essentially a sequence of pseudorandom numbers of almost arbitrary length, the sensor of N-bit pseudorandom numbers can be performed on the basis of the proposed device as a whole according to the circuit shown in FIG. 4. It includes the described binary information encryption device 14 with independent execution and encryption parameters and the N-bit shift register 15, which is the N-bit output of the N-bit pseudo-random number sensor, while the one-bit shift register input is connected to the output of the described device 14, input which is connected to the output of the majority element 8 or single-digit adder 9.

В качестве любого из N-разрядных функциональных преобразований может быть избрано, например, прибавление по модулю 2 к преобразуемому N-разрядному числу R (r1, r2, rN) N-разрядного псевдослучайного числа S (s1, s2, sN) или логическое преобразование указанных чисел, например, F-значная конъюнкция (1≅F≅N) указанных чисел. При N<M N-разрядное функциональное преобразование M-разрядных данных fд может быть выполнено параллельно в N каналах на основе мажоритарного преобразования данных одного из N различных непересекающихся сегментов регистра сдвига 1. Предлагаемый принцип преобразования данных поясняется рисунком на фиг. 5. Каждый из N идентичных каналов преобразования уплотняет данные H двоичных разрядов регистра сдвига 1, причем H M/N и выбирается целым, а совокупность уплотняемых разрядов образует одно из N непересекающихся подмножеств элементов, равномерно расположенных по длине сдвига 1. Каждое из подмножеств, в свою очередь, является объединением U непересекающихся сегментов по V двоичных разрядов регистра 1 (U и V выбираются целыми), равномерно распределенных по его длине, поэтому H U•V, а M V•U•N. Аналогичным образом организуются M двоичных разрядов регистра датчика псевдослучайных чисел 2, в результате чего устанавливается однозначное соответствие разрядов обеих регистров.For any of the N-bit functional transformations, for example, the modulo 2 addition to the converted N-bit number R (r 1 , r 2 , r N ) of the N-bit pseudorandom number S (s 1 , s 2 , s N ) or a logical transformation of the indicated numbers, for example, the F-valued conjunction (1≅F≅N) of the indicated numbers. For N <M, the N-bit functional conversion of M-bit data f d can be performed in parallel in N channels based on the majority conversion of data from one of N different disjoint segments of shift register 1. The proposed data conversion principle is illustrated in the figure in FIG. 5. Each of the N identical transformation channels compresses the data of the H binary bits of shift register 1, where HM / N is selected integer, and the set of compressed bits forms one of N disjoint subsets of elements uniformly spaced along the length of shift 1. Each of the subsets in turn, it is a union of U disjoint segments along V binary digits of register 1 (U and V are chosen integer), uniformly distributed along its length, therefore HU • V, and MV • U • N. Similarly, M binary digits of the register of the pseudo-random number sensor 2 are organized, as a result of which a unique correspondence of the digits of both registers is established.

Таким образом каждый из N каналов преобразования включает U устройство мажоритарного уплотнения данных V двоичных разрядов регистра сдвига 1 и X-каскадный мажоритарный элемент, образующий иерархическую структуру. При этом для случая V-входовых мажоритарных элементов 16 каскадный мажоритарный элемент включает

Figure 00000009

мажоритарных элементов, а число каскадов преобразования определяется выражением X LogvU. Данные некоторого V-сегмента разрядов регистра сдвига 1 и соответствующего ему V-сегмента разрядов датчика псевдослучайных чисел 2 поразрядно суммируются соответствующими одноразрядными сумматорами 9. Мажоритарным элементом 16 устройства мажоритарного уплотнения разрядов среди V одноразрядных результатов подсчитывается число 1 или 0 и на выход мажоритарного элемента 16 выдается 1, если среди одноразрядных результатов преобладают 1, и 0 в противном случае. Совокупность выходных данных U устройств мажоритарного уплотнения разрядов поступает на вход каскадного мажоритарного элемента, каждый из элементарных мажоритарных элементов которого на любом из каскадов реализует вышеописанный алгоритм мажоритарного преобразования. При этом число входов каждого из мажоритарных элементов для однозначности преобразования выбирается нечетным. Описанный рекуррентный алгоритм мажоритарного преобразования заканчивается единственным мажоритарным элементом последнего каскада уплотнения разрядов, выходные данные которого являются содержимым соответствующего двоичного разряда результата N-разрядного функционального преобразования данных fд.Thus, each of the N transformation channels includes a U device for majority data compression V binary bits of shift register 1 and an X-cascade majority element forming a hierarchical structure. Moreover, for the case of V-input majority elements 16, the cascading majority element includes
Figure 00000009

majority elements, and the number of conversion cascades is determined by the expression X Log v U. The data of a certain V-segment of bits of shift register 1 and its corresponding V-segment of bits of a pseudorandom number sensor 2 are bitwise summed by the corresponding single-bit adders 9. Majority element 16 of the device for majority sealing of bits among V of single-digit results, the number 1 or 0 is calculated and 1 is output to the output of the majority element 16, if 1 prevails among the single-digit results, and 0 otherwise e. The totality of the output data U of the devices for majority discharge compaction is fed to the input of the cascade majority element, each of the elementary majority elements of which implements the above-described majority conversion algorithm on any of the cascades. Moreover, the number of inputs of each of the majority elements for the uniqueness of the conversion is chosen odd. The described recursive majority transformation algorithm ends with the only majority element of the last stage of discharge compaction, the output of which is the content of the corresponding binary digit of the result of the N-bit functional data conversion f d .

Источники информации
1. Д.Сяо, Д.Керр, С.Мэдник. Защита ЭВМ. М. Мир, 1982, с. 137 162.Sources of information
1. D. Xiao, D. Kerr, S. Madnik. Computer protection. M. Mir, 1982, p. 137 162.

2. И. М. Тепляков, Б.В.Рощин, А.И.Фомин, В.А.Вейцель. М. Радио и связь, 1982, с. 146 152. 2. I. M. Teplyakov, B. V. Roshchin, A. I. Fomin, V. A. Weitzel. M. Radio and Communications, 1982, p. 146 152.

Claims (4)

1. Способ шифрования двоичной информации, заключающийся в том, что на передаче открытую информацию шифруют в виде М-разрядного блока зашифрованной информации с помощью N-разрядного ключа путем суммирования и преобразования, а на приеме принятый М-разрядный блок зашифрованной информации расшифровывают в открытую информацию с помощью N-разрядного ключа путем суммирования и преобразования, отличающийся тем, что на передаче на каждом такте М-разрядный блок зашифрованной информации преобразуют путем суммирования с М-разрядным псевдослучайным числом в N-разрядную двоичную комбинацию, которую суммируют с N-разрядным ключом, полученную сумму преобразуют путем суммирования с N-разрядным псевдослучайным числом, при преобладании в полученной N-разрядной двоичной комбинации нулей каждый бит шифруемой информации суммируют по модулю два с нулем, при преобладании единиц каждый бит шифруемой информации суммируют по модулю два с единицей, полученный бит зашифрованной информации передают в канал связи и записывают в соответствующий разряд М-разрядного блока зашифрованной информации, а на приеме в каждом такте принятый бит зашифрованной информации записывают в соответствующий разряд М-разрядного блока зашифрованной информации, который преобразуют путем суммирования с М-разрядным псевдослучайным числом в N-разрядную двоичную комбинацию, которую суммируют с N-разрядным ключом, полученную сумму преобразуют путем суммирования с N-разрядным псевдослучайным числом, при преобладании в полученной N-разрядной двоичной комбинации нулей каждый бит шифруемой информации суммируют по модулю два с нулем, при преобладании единиц каждый бит шифруемой информации суммируют по модулю два с единицей и получают бит открытой информации. 1. A method of encrypting binary information, which consists in the fact that on transmission the open information is encrypted in the form of an M-bit block of encrypted information using an N-bit key by summing and converting, and on reception, the received M-bit block of encrypted information is decrypted into open information using an N-bit key by summing and converting, characterized in that, on the transmission at each clock cycle, the M-bit block of encrypted information is converted by summing with an M-bit pseudorandom number in an N-bit binary combination, which is summed with an N-bit key, the resulting amount is converted by summing with an N-bit pseudorandom number, while in the resulting N-bit binary combination of zeros, each bit of encrypted information is modulo two with zero, when units prevail, each bit of encrypted information is summed modulo two with one, the received bit of encrypted information is transmitted to the communication channel and recorded in the corresponding bit of the M-bit block of encrypted information, and at the reception in each clock cycle, the received bit of encrypted information is recorded in the corresponding bit of the M-bit block of encrypted information, which is converted by summing with an M-bit pseudorandom number into an N-bit binary combination, which is summed with an N-bit key, the resulting amount is converted by summing with an N-bit pseudo-random number, when the prevailing in the obtained N-bit binary combination of zeros, each bit of encrypted information is summed modulo two with zero, with a predominance of units each bit of encrypted information is summed modulo two with one and a bit of open information is obtained. 2. Способ по п.1, отличающийся тем, что М-разрядное преобразование М-разрядного блока зашифрованной информации путем суммирования с М-разрядным псевдослучайным числом в N-разрядную двоичную комбинацию осуществляют при помощи мажоритарного уплотнения. 2. The method according to claim 1, characterized in that the M-bit conversion of the M-bit block of encrypted information by summing with an M-bit pseudo-random number into an N-bit binary combination is carried out using a majority seal. 3. Устройство для шифрования двоичной информации, содержащее на передающей и приемной стороне М-разрядный регистр сдвига и последовательно соединенные блок формирования N-разрядного ключа, N-разрядного сумматора и N-разрядного преобразователя, а также сумматор, отличающееся тем, что в него введены на передающей и приемной сторонах М-разрядный преобразователь, датчик М-разрядных псевдослучайных чисел, датчик N-разрядных псевдослучайных чисел и мажоритарный элемент, при этом на передающей стороне выход М-разрядного регистра сдвига подключен к другому входу N-разрядного сумматора через М-разрядный преобразователь, к другому входу которого подключен выход датчика М-разрядного псевдослучайных чисел, выход датчика N-разрядных псевдослучайных чисел подключен к другому входу N-разрядного преобразователя, выход которого через мажоритарный элемент подключен к первому входу сумматора, второй вход которого является входом открытой информации, а выход соединен с входом M-разрядного регистра сдвига, а на приемной стороне выход М-разрядного регистра сдвига подключен к другому входу N-разрядного сумматора через М-разрядный преобразователь, к другому входу которого подключен выход датчика М-разрядного псевдослучайных чисел, выход датчика N-разрядных псевдослучайных чисел подключен к другому входу N-разрядного преобразователя, выход которого через мажоритарный элемент подключен к первому входу сумматора, второй вход которого соединен с входом М-разрядного регистра сдвига, а выход сумматора является выходом открытой информации. 3. A device for encrypting binary information, comprising, on the transmitting and receiving sides, an M-bit shift register and series-connected unit for generating an N-bit key, an N-bit adder and an N-bit converter, as well as an adder characterized in that on the transmitting and receiving sides, an M-bit converter, an M-bit pseudo-random number sensor, an N-bit pseudo-random number sensor and a majority element, while on the transmitting side the output of the M-bit shift register is connected n to another input of the N-bit adder through an M-bit converter, to the other input of which the output of the M-bit pseudo-random number sensor is connected, the output of the N-bit pseudo-random number sensor is connected to another input of the N-bit pseudo-random number, the output of which is connected to the majority element the first input of the adder, the second input of which is an input of open information, and the output is connected to the input of the M-bit shift register, and on the receiving side, the output of the M-bit shift register is connected to another input N -digit adder through an M-bit converter, to the other input of which the output of the M-bit pseudorandom number sensor is connected, the output of the N-bit pseudo-random number sensor is connected to another input of the N-bit converter, the output of which is connected through the majority element to the first input of the adder, the second the input of which is connected to the input of the M-bit shift register, and the adder output is the output of open information. 4. Устройство по п.3, отличающееся тем, что блок формирования N-разрядного ключа выполнен в виде B D-разрядных регистров рабочих ключей, K-разрядные выходы которых соединены с входом N-разрядного ключевого регистра через управляемый вентиль, управляющий L-разрядный вход которого соединен с выходом P-разрядного регистра управляющего ключа. 4. The device according to claim 3, characterized in that the N-bit key generating unit is made in the form of B D-bit registers of working keys, the K-bit outputs of which are connected to the input of the N-bit key register through a controlled valve controlling the L-bit whose input is connected to the output of the P-bit control key register.
RU95111791A 1995-07-07 1995-07-07 Method for encrypting binary information and device which implements said method RU2096918C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU95111791A RU2096918C1 (en) 1995-07-07 1995-07-07 Method for encrypting binary information and device which implements said method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU95111791A RU2096918C1 (en) 1995-07-07 1995-07-07 Method for encrypting binary information and device which implements said method

Publications (2)

Publication Number Publication Date
RU95111791A RU95111791A (en) 1997-06-27
RU2096918C1 true RU2096918C1 (en) 1997-11-20

Family

ID=20169915

Family Applications (1)

Application Number Title Priority Date Filing Date
RU95111791A RU2096918C1 (en) 1995-07-07 1995-07-07 Method for encrypting binary information and device which implements said method

Country Status (1)

Country Link
RU (1) RU2096918C1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MD4511C1 (en) * 2016-04-20 2018-03-31 Анатолий БАЛАБАНОВ Device and method for cryptographic protection of binary information (embodiments)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Сяо Д., Керр Д., Мэдник С. Защита ЭВМ. - М.: Мир, 1982, с. 137 - 162. *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MD4511C1 (en) * 2016-04-20 2018-03-31 Анатолий БАЛАБАНОВ Device and method for cryptographic protection of binary information (embodiments)

Also Published As

Publication number Publication date
RU95111791A (en) 1997-06-27

Similar Documents

Publication Publication Date Title
KR101246490B1 (en) A closed galois field cryptographic system
US5351299A (en) Apparatus and method for data encryption with block selection keys and data encryption keys
US7760871B2 (en) Block cipher using auxiliary transformation
US6014446A (en) Apparatus for providing improved encryption protection in a communication system
EP0615361B1 (en) System and method for high speed encryption using multiple keystream generator
JP2541480B2 (en) Pseudo random number generator
US20140055290A1 (en) Methods and Apparatus in Alternate Finite Field Based Coders and Decoders
US4969190A (en) Encrypting system of data
KR20050078271A (en) Hardware cryptographic engine and method improving power consumption and operation speed
US20160112069A1 (en) Methods and Apparatus in Alternate Finite Field Based Coders and Decoders
RU2141729C1 (en) Method for encrypting of binary data units
RU2096918C1 (en) Method for encrypting binary information and device which implements said method
RU2097931C1 (en) Method for ciphering binary information and device which implements said method
KR100190157B1 (en) Encryption apparatus and encryption method
KR100350207B1 (en) Method for cryptographic conversion of l-bit input blocks of digital data into l-bit output blocks
RU2140716C1 (en) Method for cryptographic conversion of digital data blocks
RU2309549C2 (en) Method for cryptographic transformation of digital data
JPH1152850A (en) Device and method for cipher conversion
JP3473171B2 (en) Sequential encryption
RU2186467C2 (en) Method for iterative block encryption
JPH0629969A (en) Random number generating circuit using nonlinear circuit
Pal et al. A novel block cipher technique using binary field arithmetic based substitution (BCTBFABS)
RU2199826C2 (en) Method for iterative encoding of digital data blocks
RU2262204C1 (en) Method for encoding binary information and device for realization of method
RU2204212C2 (en) Iterative method for block encryption