RU2092896C1 - Switching network - Google Patents
Switching network Download PDFInfo
- Publication number
- RU2092896C1 RU2092896C1 RU93012283A RU93012283A RU2092896C1 RU 2092896 C1 RU2092896 C1 RU 2092896C1 RU 93012283 A RU93012283 A RU 93012283A RU 93012283 A RU93012283 A RU 93012283A RU 2092896 C1 RU2092896 C1 RU 2092896C1
- Authority
- RU
- Russia
- Prior art keywords
- matrix
- information
- group
- matrix switches
- inputs
- Prior art date
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
Description
Изобретение относится к области вычислительной техники и может быть использовано при проектировании БИС, устройств и систем с перестраиваемой архитектурой, а также для получения физических моделей моделируемых цифровых и аналоговых электрических схем в системах моделирования. The invention relates to the field of computer technology and can be used in the design of LSI, devices and systems with a tunable architecture, as well as to obtain physical models of simulated digital and analog electrical circuits in simulation systems.
Известна коммутационная среда, выполненная в виде множества однотипных, соединенных друг с другом регулярным образом автоматических коммутационных ячеек, которые характеризуются коллективным поведением. Программированием ячеек коммутационной среды осуществляют образование цифровых каналов передачи информации между информационными входами и выходами коммутационной среды [1]
Недостатком известных аналогов являются большие аппаратурные затраты и сложность настройки. Кроме того, образуемые в коммутационной среде цифровые каналы передачи информации по выполненным функциям неадекватны физическим электрическим соединениям. Указанные недостатки ограничивают области применения известных технических решений.Known switching environment, made in the form of many of the same type, connected to each other in a regular way automatic switching cells, which are characterized by collective behavior. By programming the cells of the switching medium, digital channels of information transfer between the information inputs and outputs of the switching medium are formed [1]
A disadvantage of the known analogues is the high hardware costs and the complexity of the settings. In addition, digital channels of information transmission formed in the switching environment for the functions performed are inadequate to physical electrical connections. These disadvantages limit the scope of known technical solutions.
Наиболее близким по технической сущности к предложенному устройству является коммутационная среда, содержащая (N+1) матричных коммутаторов (K•M), каждый из которых обеспечивает коммутацию К информационных входов на М информационных выходов по принципу "любой на любой", одноименные информационные выходы матричных коммутаторов объединены и являются информационными выходами устройства, информационные входы (N+1) матричных коммутаторов являются информационными входами устройства, а управляющие входы (N+1) матричных коммутаторов являются управляющими входами устройства [2]
На множестве информационных входов коммутационной среды программированием матричных коммутаторов осуществляют любые электрические соединения, имеющие случайный (неупорядоченный, нерегулярный) характер. Максимальное число реализуемых электрических цепей равно М числу информационных выходов.The closest in technical essence to the proposed device is a switching medium containing (N + 1) matrix switches (K • M), each of which provides switching K information inputs to M information outputs on the principle of "any to any", the same information outputs matrix the switches are combined and are the information outputs of the device, the information inputs of the (N + 1) matrix switches are the information inputs of the device, and the control inputs (N + 1) of the matrix switches are apparatus [2] inputs vlyayuschimi
On the set of information inputs of the switching medium, matrix switches are programmed with any electrical connections that have a random (disordered, irregular) character. The maximum number of realized electrical circuits is equal to M the number of information outputs.
Недостатком прототипа являются большие аппаратурные затраты. The disadvantage of the prototype is the high hardware costs.
Коммутационная среда содержит матричные коммутаторы с аналоговыми ключевыми элементами, каждый из которых содержит группу информационных входов, группу информационных выходов и группу управляющих входов, N информационных входов, М информационных выходов и L управляющих входов. The switching environment contains matrix switches with analog key elements, each of which contains a group of information inputs, a group of information outputs and a group of control inputs, N information inputs, M information outputs and L control inputs.
Новым является то, что устройство содержит первую группу из F (где F= N/V) матричных коммутаторов V•V и вторую группу из Q (где Q=V-P) матричных коммутаторов F•H, причем одноименные i-е информационные выходы матричных коммутаторов первой группы матричных коммутаторов объединены, j-е информационные выходы матричных коммутаторов первой группы матричных коммутаторов подключены соответственно к группе информационных входов u-го матричного коммутатора второй группы матричных коммутаторов, информационные входы матричных коммутаторов первой группы матричных коммутаторов являются N информационными входами коммутационной среды, i-е, j-е информационные выходы матричных коммутаторов первой группы матричных коммутаторов и k-е (k-1,H) информационные выходы матричных коммутаторов второй группы матричных коммутаторов являются М информационными выходами коммутационной среды, управляющие входы матричных коммутаторов первой и второй групп матричных коммутаторов являются L управляющими входами коммутационной среды.What is new is that the device contains the first group of F (where F = N / V) matrix V • V switches and the second group of Q (where Q = VP) matrix F • H switches, and the ith information outputs of matrix switches of the first group of matrix switches are combined, jth the information outputs of the matrix switches of the first group of matrix switches are connected respectively to the group of information inputs of the u-th matrix switch of the second group of matrix switches, the information inputs of the matrix switches of the first group of matrix switches are N information inputs of the switching medium, the ith, jth information outputs of the matrix switches of the first group of matrix switches and the kth (k-1, H) information outputs matrix switches of the second group of matrix switches are M information outputs of the switching medium, the control inputs of the matrix switches of the first and second groups of matrix switches are L control inputs of the switching medium.
В изобретении предлагается решение задачи уменьшения размерности коммутационной среды, что позволяет в сравнении с прототипом сократить аппаратурные затраты более чем на один порядок. The invention proposes a solution to the problem of reducing the dimensionality of the switching environment, which allows in comparison with the prototype to reduce hardware costs by more than one order.
На фиг. 1 представлена схема предлагаемой коммутационной среды; на фиг. 2 схема матричного коммутатора К590КН14. In FIG. 1 shows a diagram of the proposed switching environment; in FIG. 2 diagram of the matrix switch K590KN14.
Коммутационная среда (фиг. 1) содержит матричные коммутаторы с аналоговыми ключевыми элементами, каждый из которых содержит группу информационных входов, группу информационных выходов и группу управляющих входов, N информационных входов, М информационных выходов и L управляющих входов, первую 1.1.1.F группу из F (где F=N/V) матричных коммутаторов V•V и вторую 2.1.2.Q (где Q=V-P) из матричных коммутаторов F•H, причем одноименные i-е информационные выходы 3.1.3.Р матричных коммутаторов первой группы матричных коммутаторов объединены, j-е информационные выходы 3.(V-P+Y). 3. V матричных коммутаторов первой 1.1.1.F группы матричных коммутаторов подключены соответственно к группе информационных входов 4.1.4.F u-того матричного коммутатора второй группы 2.1.2.Q матричных коммутаторов, информационные входы 5.1.5.V матричных коммутаторов являются N информационными входами коммутационной среды, i-е и j-е и информационные выходы 3.1.3.P,3.(V-P+Y).3.V матричных коммутаторов первой 1.1.1.F группы матричных коммутаторов и k-е информационные выходы 6.1.6.H матричных коммутаторов второй 2.1.2.Q группы матричных коммутаторов являются М информационными выходами коммутационной среды, управляющие входы 7.1.7. β, 8.1.8.Z матричных коммутаторов первой 1.1.1.F и второй 2.1.2.Q групп матричных коммутаторов являются L управляющими входами коммутационной среды.The switching environment (Fig. 1) contains matrix switches with analog key elements, each of which contains a group of information inputs, a group of information outputs and a group of control inputs, N information inputs, M information outputs and L control inputs, the first 1.1.1.F group from F (where F = N / V) of the matrix switches V • V and the second 2.1.2.Q (where Q = VP) from the matrix switches F • H, and the ith information outputs 3.1.3. P matrix switches of the first group of matrix switches are combined, j information outputs 3. (V-P + Y). 3. The V matrix switches of the first 1.1.1.F group of matrix switches are connected respectively to the group of information inputs 4.1.4.F of the u-th matrix switch of the second group 2.1.2.Q matrix switches, information inputs 5.1.5.V matrix switches are N information inputs of the switching medium, i-th and j-th and information outputs 3.1.3.P, 3. (V-P + Y) .3.V matrix commutators of the first 1.1.1.F group of matrix commutators and kth information outputs 6.1.6.H of matrix switches of the second 2.1.2.Q group of matrix switches are M information outputs of the switching medium, control inputs 7.1.7. β, 8.1.8.Z matrix commutators of the first 1.1.1.F and second 2.1.2.Q groups of matrix commutators are L control inputs of the switching medium.
Матричный коммутатор (фиг. 2) содержит дешифратор 9, узел 10 хранения информации и матрицу 11 аналоговых ключей, причем выходы дешифратора 9 соединены с адресными входами узла 10 хранения информации, выходы которого соединены соответственно с управляющими входами ключей матрицы 11 аналоговых ключей, адресные входы дешифратора 9 и два информационных входа узла 10 хранения информации являются управляющими входами матричного коммутатора, вертикальные коммутируемые шины матрицы 11 являются информационными 13 входами матричного коммутатора, горизонтальные коммутируемые шины являются информационными 14 выходами матричного коммутатора. The matrix switch (Fig. 2) contains a
Программирование матричного коммутатора (фиг. 2) осуществляют записью программы настройки в узел 10 хранения информации путем подачи соответствующих управляющих сигналов на входы 12.1, 12.2 и 12.3. The programming of the matrix switch (Fig. 2) is carried out by writing the setup program to the
Например, чтобы осуществить в матричном коммутаторе коммутацию информационного входа 13.1 на информационный выход 14.3, необходимо в матрице 11 "замкнуть" аналоговый ключ, который находится на перекрестье вертикальной 13.1 и горизонтальной 14.3 коммутируемых шин. Для этого на вход 12.1 подают адрес элемента памяти узла 19, выход которого соединен с управляющим входом этого аналогового ключа, на вход 12.3 подают сигнал "Лог.1", а на выход 12.2 подают синхроимпульс. По переднему фронту синхроимпульса в узел 10 хранения информации осуществляется запись информации, при этом соответствующий элемент узла 10 устанавливается в такое состояние, при котором связанный с ним аналоговый ключ открывается и "замыкает" соответствующие вертикальную и горизонтальную коммутационные шины. For example, in order to carry out the switching of the information input 13.1 to the information output 14.3 in the matrix switch, it is necessary to “close” the analog key in the
Программированием матричных коммутаторов первой и второй групп матричных коммутаторов коммутационной среды реализуют все электрические соединения на множестве N информационных выводов. By programming the matrix switches of the first and second groups of matrix switches of the switching environment, all electrical connections on the set N of information outputs are realized.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU93012283A RU2092896C1 (en) | 1993-03-09 | 1993-03-09 | Switching network |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU93012283A RU2092896C1 (en) | 1993-03-09 | 1993-03-09 | Switching network |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2092896C1 true RU2092896C1 (en) | 1997-10-10 |
RU93012283A RU93012283A (en) | 1997-12-20 |
Family
ID=20138280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU93012283A RU2092896C1 (en) | 1993-03-09 | 1993-03-09 | Switching network |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2092896C1 (en) |
-
1993
- 1993-03-09 RU RU93012283A patent/RU2092896C1/en active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР N 1226481, кл. G 06 F 15/16, 1965. 2. Авторское свидетельство СССР N 1699290, кл. G 06 F 15/20, 1991. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4725835A (en) | Time multiplexed bus matrix switching system | |
US4973956A (en) | Crossbar switch with distributed memory | |
KR960008544A (en) | Method and apparatus for selecting multiple memory banks | |
US3226688A (en) | Modular computer system | |
US5924115A (en) | Hierarchical memory architecture for a programmable integrated circuit having an interconnect structure connected in a tree configuration | |
US4736338A (en) | Programmable look up system | |
GB2110507A (en) | Time division switching matrix | |
CN113255875A (en) | Neural network circuit and neural network system | |
RU2092896C1 (en) | Switching network | |
US5586223A (en) | High speed segmented neural network and fabrication method | |
US5873126A (en) | Memory array based data reorganizer | |
CN114595658A (en) | Design method of row decoding circuit and related equipment | |
EP0637881B1 (en) | Programmable error-checking matrix for digital communication system | |
AU749380B2 (en) | Time division multiplex highway switch control system and control method of T-S-T three-stage switches in electronic switching system | |
GB2252220A (en) | Expandable digital communications network | |
RU2280891C2 (en) | Commutation environment | |
RU2115160C1 (en) | Device for dynamic changing of memory addresses | |
RU2693309C2 (en) | Pulse selector | |
Psaltis et al. | Optical computing and the Hopfield model | |
JPS6031040B2 (en) | Integrated circuit device for memory | |
RU2022465C1 (en) | Chord coder | |
Golomidov et al. | Organization of the channel-switching process in parallel computer systems based on a matrix optical switch | |
RU2025797C1 (en) | Associative storage matrix | |
Ramirez-Angulo et al. | Real time solution of Laplace equation using analog VLSI circuits | |
RU2033635C1 (en) | Uniform switching structure |