RU2072635C1 - Устройство кодирования цифровой информации - Google Patents
Устройство кодирования цифровой информации Download PDFInfo
- Publication number
- RU2072635C1 RU2072635C1 RU93016569A RU93016569A RU2072635C1 RU 2072635 C1 RU2072635 C1 RU 2072635C1 RU 93016569 A RU93016569 A RU 93016569A RU 93016569 A RU93016569 A RU 93016569A RU 2072635 C1 RU2072635 C1 RU 2072635C1
- Authority
- RU
- Russia
- Prior art keywords
- encoding
- memory
- unit
- multiplexer
- memory unit
- Prior art date
Links
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Изобретение относится к вычислительной технике и технике связи. Сущность изобретения - упрощение устройства и увеличение пропускной способности цифровой информации. Устройство содержит первый и второй демультиплексоры 1, 2, первый, второй и третий 3, 4, 5 блоки памяти, первый и второй мультиплексоры 6, 7, блок 8 кодирования. 2 ил.
Description
Изобретение относится к вычислительной технике и технике связи.
Известно устройство кодирования цифровой информации, содержащее блок подстановки; первый и второй блоки памяти, первый и второй мультиплексоры, первый и второй сумматоры, первый и второй регистры сдвига [1]
Недостатком известного устройства является его сложность за счет использования разрядных блоков памяти регистрового типа.
Недостатком известного устройства является его сложность за счет использования разрядных блоков памяти регистрового типа.
Наиболее близким техническим решением является устройство кодирования цифровой информации, содержащее первый и второй, и третий блоки памяти, блок кодирования и первый мультиплексор.
Недостатком известного устройства является его сложность.
Технический результат упрощение устройства и увеличение пропускной способности цифровой информации.
На фиг. 1 представлена структурная электрическая схема устройства кодирования цифровой информации; на фиг.2 вариант выполнения блока кодирования.
Устройство кодирования цифровой информации содержит первый и второй демультиплексоры 1, 2, первый, второй и третий блоки 3, 4, 5 памяти, первый и второй мультиплексоры 6, 7, блок 8 кодирования, блок 8 кодирования содержит первый и второй сумматоры 9, 10, первый и второй регистры 11, 12, блок 13 подстановки.
Устройство кодирования цифровой информации работает следующим образом. Входная информация через демультиплексор 1 по восьмиразрядной шине записывается в первый блок 3 памяти. Когда первый блок 3 памяти будет полностью заполнено, входная информация через первый демультиплексор 1 будет записываться во второй блок 4 памяти. При этом начинается процесс кодирования информации, записанной в первый блок 3 памяти по цепи: первый блок 3 памяти, второй мультиплексор 7, блок 8 кодирования, второй демультиплексор 2, первый блок 3 памяти. Когда будет полностью заполнен второй блок 4 памяти, входная информация через первый демультиплексор 1 будет записываться в третий блок 5 памяти.
Когда закончится процесс кодирования информации, содержащейся в первом блоке 3 памяти, тогда начнется процесс кодирования информации, записанной во втором блоке 4 памяти по цепи: второй блок 4 памяти, второй мультиплексор 7, блок 8 кодирования, второй демультиплексор 2, второй блок 4 памяти.
Когда закончится процесс кодирования информации, содержащейся во втором блоке 4 памяти, тогда начнется процесс кодирования информации, записанной в третий блок 5 памяти по цепи: третий блок 5 памяти мультиплексор 7, блок 8 кодирования, второй демультиплексор 2, третий блок 5 памяти.
По окончании кодирования информации, записанной в первый блок 3 памяти, кодированная информация может считываться из него по восьмиразрядной шине через первый мультиплексор 6.
По окончании кодирования информации, записанной во втором блоке 4 памяти, кодированная информация может считываться из него по восьмиразрядной шине через первый мультиплексор 6.
По окончании кодирования информации, записанной в третьем блоке 5 памяти, кодированная информация может считыватьcя из него по восьмиразрядной шине через первый мультиплексор 6.
Из описания работы устройства видно, что эквивалентный объем входного и выходного буферных блоков памяти равен утроенной величине каждого блока памяти.
Кроме того, в качестве блоков памяти могут использоваться 8-ми разрядные оперативные запоминающие устройства (ОЗУ), которые значительно проще и дешевле 64-х разрядных блоков памяти регистрового типа. В данном случае, ОЗУ могут иметь объем значительно больше 64 бит практически без усложнения устройства, что позволяет резко увеличить эквивалентный объем буферных блоков памяти устройства.
Блок кодирования работает следующим образом. Каждый байт информации, проходящей через блок 8 кодирования, подвергается трем последовательным операциям кодирования: суммирования с содержимым первого регистра 11, подстановки и суммирования с содержимым второго регистра 12.
Блок подстановки, входящий в блок кодирования, может быть выполнен как ОЗУ или ПЗУ (постоянное запоминающее устройство) в которое записана ключевая подстановка.
Claims (1)
- Устройство кодирования цифровой информации, содержащее первый, второй и третий блоки памяти, первый мультиплексор и блок кодирования, отличающееся тем, что введены второй мультиплексор, первый и второй демультиплексоры, при этом вход первого демультиплексора является входом устройства, а первые выходы первого и второго демультиплексоров через первый блок памяти подключены к первым входам первого и второго мультиплексоров, к вторым входам которых через второй блок памяти подключены вторые выходы первого и второго демультиплексоров, третьи выходы которых через третий блок памяти подключены к третьим входам первого и второго мультиплексоров, причем выход первого мультиплексора является выходом устройства, а выход второго мультиплексора подключен к входу блока кодирования, выход которого подключен к входу второго демультиплексора.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU93016569A RU2072635C1 (ru) | 1993-04-01 | 1993-04-01 | Устройство кодирования цифровой информации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU93016569A RU2072635C1 (ru) | 1993-04-01 | 1993-04-01 | Устройство кодирования цифровой информации |
Publications (2)
Publication Number | Publication Date |
---|---|
RU93016569A RU93016569A (ru) | 1995-11-20 |
RU2072635C1 true RU2072635C1 (ru) | 1997-01-27 |
Family
ID=20139525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU93016569A RU2072635C1 (ru) | 1993-04-01 | 1993-04-01 | Устройство кодирования цифровой информации |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2072635C1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998044678A1 (fr) * | 1997-04-02 | 1998-10-08 | Alexandr Andreevich Moldovyan | Dispositif de chiffrage d'information presentee en code binaire |
-
1993
- 1993-04-01 RU RU93016569A patent/RU2072635C1/ru active
Non-Patent Citations (1)
Title |
---|
1. Патент Великобритании N 1480858, кл.H 04L 9/02, 1977. 2. Патент Великобритании N 1480859, кл.H 04L 9/02, 1977. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998044678A1 (fr) * | 1997-04-02 | 1998-10-08 | Alexandr Andreevich Moldovyan | Dispositif de chiffrage d'information presentee en code binaire |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4374410A (en) | Data processing system | |
JP4215801B2 (ja) | エミュレーション追跡データの圧縮法 | |
EP0372841A3 (en) | Arrangement for and method of locating ROM in computer memory space | |
US4152697A (en) | Parallel run-length decoder | |
RU2072635C1 (ru) | Устройство кодирования цифровой информации | |
US4789852A (en) | Method and apparatus for converting data in a binary format | |
CA2080159C (en) | Digital signal processor interface | |
JPS5628560A (en) | Compression data restoration system | |
RU93016569A (ru) | Устройство кодирования цифровой информации | |
CA2162068A1 (en) | Digital Data Concentrator | |
JPS5818824B2 (ja) | フアクシミリシンゴウノ フゴウカホウシキ | |
JPH09244873A (ja) | 高速バレルシフタ | |
JPS5739671A (en) | Shrinking system for facsimile picture signal | |
KR100396832B1 (ko) | 세미랜덤 인터리버의 데이터 처리방법 | |
JPH02212952A (ja) | メモリアクセス制御方式 | |
JPH0554303B2 (ru) | ||
SU1126957A1 (ru) | Устройство дл обработки прерываний | |
SU809387A1 (ru) | Устройство сдвига | |
KR0165492B1 (ko) | 8비트용 스테이틱-램 카드의 제어 방법 및 회로 | |
GB2080584A (en) | Binary-coded-decimal to binary converter | |
JPH03104421A (ja) | データ圧縮方式、データ圧縮装置およびデータ復元装置 | |
RU2060593C1 (ru) | Способ кодирования цифровой информации и устройство для его осуществления | |
SU1520592A1 (ru) | Запоминающее устройство | |
KR100294703B1 (ko) | 비터비 디코더_ | |
SU1035825A1 (ru) | Устройство дл передачи дискретной информации |