RU2066924C1 - Digital-to-analog converter - Google Patents
Digital-to-analog converter Download PDFInfo
- Publication number
- RU2066924C1 RU2066924C1 SU5006143A RU2066924C1 RU 2066924 C1 RU2066924 C1 RU 2066924C1 SU 5006143 A SU5006143 A SU 5006143A RU 2066924 C1 RU2066924 C1 RU 2066924C1
- Authority
- RU
- Russia
- Prior art keywords
- output
- code
- input
- dac
- resistor
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
Изобретение относится к области вычислительной техники и, в частности, к преобразователям формы информации и может быть использовано для вывода аналоговой информации, представленной напряжением, из цифровой вычислительной машины, а также для создания сигнала обратной связи в преобразователях напряжения в код. The invention relates to the field of computer technology and, in particular, to information form converters and can be used to output analog information represented by voltage from a digital computer, as well as to create a feedback signal in voltage converters to code.
В большинстве известных цифроаналоговых преобразователей (ЦАП), реализующих метод суммирования разрядных токов, взвешенных под двоичному закону и использующих в своем составе резисторную сетку R-2R в инверсном включении, преобразование выходного тока в напряжение производится операционным усилителем (ОУ), в цепь отрицательной обратной связи которого включен резистор. In most well-known digital-to-analog converters (DACs) that implement the method of summing bit currents weighted according to the binary law and using the R-2R resistor grid in inverse mode, the output current is converted into voltage by an operational amplifier (OA) into a negative feedback circuit whose resistor is on.
Существенным недостатком таких ЦАП является сравнительно низкая точность, обусловленная большой величиной погрешности масштаба преобразования. Погрешность масштаба преобразования определяется несогласованностью выходного сопротивления токозадающей цепи и резистора в цепи обратной связи ОУ, преобразующего выходной ток в напряжение. A significant drawback of such DACs is the relatively low accuracy due to the large error of the conversion scale. The error of the conversion scale is determined by the inconsistency of the output resistance of the current-supply circuit and the resistor in the op-amp feedback circuit, which converts the output current to voltage.
Известен ЦАП (1), позволяющий абстрагироваться от значения выходного сопротивления токозадающей цепи. В этом ЦАП значение выходного тока задается внешними по отношению к токозадающей цепи резисторами. Known DAC (1), allowing to abstract from the value of the output resistance of the current-driving circuit. In this DAC, the value of the output current is set by resistors external to the current-supply circuit.
Существенными недостатками этого ЦАП являются его низкое быстродействие при использовании ЦАП в множительном режиме, а также большое время готовности к работе после подачи напряжений питания. Эти недостатки обусловлены включением в контур отрицательной обратной связи ЦАП интегратора. Так как постоянная времени интегратора должна быть выбрана достаточно большой (для обеспечения малых значений пульсации выходного напряжения ЦАП), то и быстродействие этого ЦАП, естественно, будет низким. Significant disadvantages of this DAC are its low speed when using the DAC in multiplier mode, as well as the long time it takes to get ready to work after applying the supply voltage. These shortcomings are due to the inclusion of an integrator DAC in the negative feedback circuit. Since the integrator time constant should be chosen large enough (to ensure small values of the ripple of the output voltage of the DAC), the speed of this DAC will naturally be low.
Наиболее близким к заявленному является ЦАП (2), содержащий источник опорного напряжения, преобразователь кода в ток, детализированный в прототипе до резисторной сетки R-2R в инверсном включении, и блока ключей, ключ знакового разряда, три ОУ и пять резисторов. На управляющие входы преобразователя код-ток, являющиеся входами ЦАП, подан входной код, управляющий вход переключателя знакового разряда является входом знакового разряда ЦАП. Первый выход преобразователя код-ток (выход основного тока) подключен к инвертирующему входу первого ОУ и через резистор к его выходу, являющемуся выходом ЦАП. Closest to the claimed one is a DAC (2), containing a reference voltage source, a code-to-current converter, detailed in the prototype to an R-2R resistor grid in inverse mode, and a key block, a sign discharge key, three op-amps and five resistors. An input code is supplied to the control inputs of the code-current converter, which are the DAC inputs, the control input of the sign discharge switch is the sign input of the DAC. The first output of the code-current converter (main current output) is connected to the inverting input of the first op-amp and, through a resistor, to its output, which is the output of the DAC.
Второй выход преобразователя код-ток (выход тока^ дополняющего основной ток до значения тока полной шкалы) подключен к инвертирующему входу второго ОУ, к третьему выходу преобразователя код-ток (выход тока I/2n, т.е. выход балансного резистора 2R резисторной сетки R-2R), через резистор подключен к выходу инвертора выходного напряжения, выполненного на третьем ОУ и двух резисторах, и подключен к первому выходу переключателя знакового разряда. Выход второго ОУ подключен к аналоговому входу преобразователя код-ток. Второй выход переключателя знакового разряда подключен к инвертирующему входу инвертора выходного напряжения, а вход переключателя знакового разряда через резистор подключен к выходу источника опорного напряжения. Выход первого ОУ, являющийся выходом ЦАП, подключен ко входу инвертора выходного напряжения, неинвертирующие входы первого, второго и третьего ОУ подключены к общей шине.The second output of the code-current converter (current output ^ supplementing the main current to the full-scale current value) is connected to the inverting input of the second op-amp, to the third output of the code-current converter (current output I / 2 n , i.e. the output of the balanced resistor 2R resistor grid R-2R), through a resistor connected to the output of the inverter output voltage, made on the third op-amp and two resistors, and connected to the first output of the sign discharge switch. The output of the second op-amp is connected to the analog input of the code-current converter. The second output of the sign discharge switch is connected to the inverting input of the output voltage inverter, and the input of the sign discharge switch through a resistor is connected to the output of the reference voltage source. The output of the first op-amp, which is the output of the DAC, is connected to the input of the output voltage inverter, the non-inverting inputs of the first, second, and third op-amps are connected to a common bus.
Известный ЦАП может работать с прямым кодом в четырех квадратах. В известном ЦАП (2) выходной ток преобразователя кода в ток не зависит от значения сопротивления резисторной сетки R-2R и определяется величиной опорного напряжения и внешних резисторов. The well-known DAC can work with direct code in four squares. In the known DAC (2), the output current of the code-to-current converter does not depend on the resistance value of the resistor grid R-2R and is determined by the value of the reference voltage and external resistors.
Существенным недостатком известного ЦАП является низкое быстродействие, что обусловлено неодновременностью изменения токов на входе второго ОУ, на котором производится суммирование тока, дополняющего основной ток до значения полной шкалы (в дальнейшем дополняющего), с током, равным по величине основному (током, протекающим через резистор с выхода инвертора выходного напряжения к инвертирующему входу второго ОУ), с током величиной I/2n и с током, протекающим через резистор от источника опорного напряжения. Указанная неодновременность изменения токов на входе второго ОУ определена тем, что выходной сигнал ЦАП (от основного тока) проходит через два последовательно включенных ОУ первый ОУ, преобразующий выходной ток преобразователя кода в ток в выходное напряжение ЦАП и через инвертор выходного напряжения, в то время как дополняющий ток поступает ко входу второго ОУ непосредственно с выхода преобразователя код-ток. Это фазовое запаздывание приводит к возникновению апериодического затухающего переходного процесса в выходном напряжении ЦАП, а следовательно, ухудшает быстродействие ЦАП.A significant drawback of the known DAC is its low speed, which is caused by the non-simultaneous changes in the currents at the input of the second op-amp, on which the current is added, supplementing the main current to the full scale value (hereinafter, supplementing), with the current equal in magnitude to the main current (current flowing through the resistor from the inverter output voltage output to the inverting input of the second op-amp), with a current of I / 2 n and with a current flowing through the resistor from the reference voltage source. The indicated non-simultaneous change in the currents at the input of the second op-amp is determined by the fact that the DAC output signal (from the main current) passes through two op-amp op-amps in series, the first op-amp, converting the output current of the code converter into current into the output voltage of the DAC and through the inverter of the output voltage, while the complementary current flows to the input of the second op-amp directly from the output of the code-current converter. This phase delay leads to the appearance of an aperiodic decaying transient in the output voltage of the DAC, and therefore, degrades the performance of the DAC.
Таким образом, существенным недостатком известного ЦАП является низкое быстродействие. Thus, a significant disadvantage of the known DAC is the low speed.
Целью настоящего изобретения является повышение быстродействия ЦАП. The aim of the present invention is to increase the speed of the DAC.
Эта цель достигается тем, что в цифроаналоговом преобразователе, содержащем источник опорного напряжения, переключатель знакового разряда, управляющий вход которого является входом знакового разряда, три операционных усилителя, пять резисторов и преобразователь код-ток, n информационных входов которого являются входной шиной, а первый выход подключен к инвертирующему входу первого операционного усилителя и через первый резистор к его выходу, являющемуся выходом цифроаналогового преобразователя и подключенному через четвертый резистор ко второму выводу пятого резистора и ко второму выходу переключателя знакового разряда, второй выход преобразователя код-ток подключен к его третьему выходу, к инвертирующему входу второго операционного усилителя, к первому выводу второго резистора и к первому выходу переключателя знакового разряда, выход источника опорного напряжения через третий резистор подключен ко входу переключателя знакового разряда, неинвертирующие входы первого и второго операционных усилителей подключены к общей шине, выход второго операционного усилителя подключен ко второму выводу второго резистора, и через пятый резистор подключен к неинвертирующему входу третьего операционного усилителя, выход которого подключен ко входу преобразователя код-ток, инвертирующий вход третьего операционного усилителя подключен к общей шине. This goal is achieved by the fact that in a digital-to-analog converter containing a reference voltage source, a sign discharge switch, the control input of which is a sign discharge input, three operational amplifiers, five resistors and a code-current converter, n information inputs of which are the input bus, and the first output connected to the inverting input of the first operational amplifier and through the first resistor to its output, which is the output of the digital-to-analog converter and connected through the fourth res Or to the second output of the fifth resistor and to the second output of the sign discharge switch, the second output of the code-current converter is connected to its third output, to the inverting input of the second operational amplifier, to the first output of the second resistor and to the first output of the sign discharge switch, the output of the reference voltage source through the third resistor it is connected to the input of the sign discharge switch, the non-inverting inputs of the first and second operational amplifiers are connected to a common bus, the output of the second operational effort ator connected to the second terminal of the second resistor, and through the fifth resistor is connected to the noninverting input of the third operational amplifier, whose output is connected to an input transducer current code-inverting input of the third operational amplifier is connected to the common bus.
Благодаря этому достигается симметрирование путей прохождения сигналов от основного и дополняющего токовых выходов преобразователя код-ток до узла суммирования. Так, в заявленном ЦАП сигнал от основного (первого) токового выхода преобразователя код-ток проходит до первого входного резистора суммирующего ОУ через один ОУ, сигнал от дополняющего (второго) токового выхода преобразователя код-ток проходит до второго входного резистора суммирующего ОУ также через один ОУ. Таким образом, устраняется неодновременность изменения сигналов на входе суммирующего ОУ. При этом важно подчеркнуть, что суммирующий усилитель работает фактически в статическом режиме: напряжение на его выходе постоянно и не зависит от входного кода N(n), поэтому его быстродействие не определяет быстродействия ЦАП. Таким образом, быстродействие заявленного ЦАП определяется временем установления двух параллельно работающих ОУ (естественно, как и в известном ЦАП, с учетом быстродействия преобразователя код-ток), в то время как в известном ЦАП время установления определяется временем установления как минимум двух последовательно включенных ОУ, а с учетом неодновременности изменения сигналов на входе суммирующего ОУ и возникновения апериодического переходного процесса, то и трех последовательно включенных ОУ. При идентичности скоростных характеристик ОУ в заявленном ЦАП время установления ЦАП фактически определяется временем установления одного ОУ. Due to this, a symmetrization of the signal paths from the main and complementary current outputs of the code-current converter to the summing node is achieved. So, in the declared DAC, the signal from the main (first) current output of the code-current converter passes to the first input resistor of the summing op-amp through one op-amp, the signal from the complementary (second) current output of the code-current converter passes to the second input resistor of the summing op-amp also through one OU. Thus, the non-simultaneous changes in the signals at the input of the summing op-amp are eliminated. It is important to emphasize that the summing amplifier operates in virtually static mode: the voltage at its output is constant and does not depend on the input code N (n), therefore, its speed does not determine the speed of the DAC. Thus, the speed of the declared DAC is determined by the time of establishment of two parallel operating op amps (naturally, as in the well-known DAC, taking into account the speed of the code-current converter), while in the known DAC the time of establishment is determined by the time of establishment of at least two series-connected op-amps, and taking into account the non-simultaneous changes in the signals at the input of the summing op-amp and the occurrence of an aperiodic transient, then the three consecutively connected op-amps. If the speed characteristics of the op-amp are identical in the claimed DAC, the time to establish the DAC is actually determined by the time of establishing one DT.
Проведенное сравнение показывает, что заявленный ЦАП обладает новыми свойствами, не совпадающими со свойствами известных решений. The comparison shows that the claimed DAC has new properties that do not coincide with the properties of known solutions.
Таким образом, благодаря изменению связей в заявленном ЦАП достигается положительный эффект, изложенный в цели изобретения. Thus, due to a change in the connections in the claimed DAC, a positive effect is achieved, set forth in the purpose of the invention.
На чертеже приведена схема ЦАП. The drawing shows a diagram of the DAC.
ЦАП содержит преобразователь код-ток 1, источник опорного напряжения 2, первый резистор 3, первый ОУ 4, второй резистор 5, второй ОУ 6, третий, четвертый и пятый резисторы 7, 8 и 9, третий ОУ 10 и переключатель знакового разряда 11. В ЦАП на управляющие входы преобразователя код-ток 1, являющиеся входами ЦАП, подан входной код N(n), код знака подан на управляющий вход переключателя знакового разряда 3, являющегося входом знакового разряда ЦАП. Выход источника опорного напряжения 2 подключен через третий резистор 7 ко входу переключателя знакового разряда 11. Первый выход преобразователя код-ток 1 подключен к инвертирующему входу первого ОУ 4 и через первый резистор 3 подключен к выходу первого ОУ 4, являющегося выходом ЦАП и подключенного через четвертый резистор 8 к неинвертирующему входу третьего ОУ 10 и ко второму выходу переключателя знакового разряда 11. Второй выход преобразователя код-ток 1 подключен к третьему выходу преобразователя код-ток 1 (с весом I/2n), к инвертирующему входу второго ОУ 6, к первому выходу переключателя знакового разряда 11 и через второй резистор 5 подключен к выходу второго ОУ 6. Выход второго ОУ 6 подключен через пятый резистор 9 к неинвертирующему входу третьего ОУ 10, выход которого подключен к аналоговому входу преобразователя код-ток 1. Неинвертирующие входы первого ОУ 4, второго ОУ 6 и инвертирующий вход третьего ОУ 10 подключены к общей шине.The DAC contains a code-current converter 1, a reference voltage source 2, a first resistor 3, a first op-amp 4, a second resistor 5, a second op-amp 6, a third, fourth and fifth resistors 7, 8 and 9, a third op-amp 10 and a sign discharge switch 11. In the DAC, the input code N (n) is supplied to the control inputs of the code-current converter 1, which are the inputs of the DAC, the code of the sign is applied to the control input of the sign digit 3 switch, which is the input of the sign digit of the DAC. The output of the reference voltage source 2 is connected through the third resistor 7 to the input of the sign discharge switch 11. The first output of the code-current converter 1 is connected to the inverting input of the first op-amp 4 and through the first resistor 3 is connected to the output of the first op-amp 4, which is the output of the DAC and connected through the fourth resistor 8 to the noninverting input of the third op-amp 10 and to the second output sign bit the switch 11. a second output of the code-to-current converter 1 is connected to the third output of the code-to-current converter 1 (with a weight of I / 2 n), to the inverting Rin to the second op-amp 6, to the first output of the sign discharge switch 11 and through the second resistor 5 it is connected to the output of the second op-amp 6. The output of the second op-amp 6 is connected through the fifth resistor 9 to the non-inverting input of the third op-amp 10, the output of which is connected to the analog input of the code-current converter 1. Non-inverting inputs of the first op-amp 4, the second op-amp 6 and the inverting input of the third op-amp 10 are connected to a common bus.
ЦАП работает следующим образом. DAC works as follows.
Положим для простоты расчета R1 R2 R3 R4 R5 R. For simplicity, let R1 R2 R3 R4 R5 R.
Под воздействием входного кода N(n) на выходе ЦАП установится напряжение Uвых:
где I полный ток, протекающий через преобразователь код-ток ко входам первого ОУ 4 и второго ОУ 6;
U напряжение на выходе второго ОУ 6, равно Uвых2.Under the influence of the input code N (n), the voltage U o will be established at the output of the DAC:
where I is the total current flowing through the code-current converter to the inputs of the first op-amp 4 and the second op-amp 6;
U voltage at the output of the second op-amp 6 is equal to U o2 .
для третьего ОУ 10 соблюдается равенство:
где 
Из выражений (2) и (3) видно, что ток I зависит только от величины внешних по отношению к преобразователю код-ток 1, резисторов и от величины UREF. Подставляя поочередно (2) и (3) в выражение (1), получим соответственно:
Выражения (4) и (5) являются традиционными для биполярного ЦАП, работающего с прямым кодом.
for the third OS 10 the equality is observed:
Where
From the expressions (2) and (3) it can be seen that the current I depends only on the magnitude of the code-current 1 external to the converter, the resistors, and on the value of U REF . Substituting alternately (2) and (3) into expression (1), we obtain, respectively:
Expressions (4) and (5) are traditional for a bipolar DAC working with direct code.
Необходимо отметить, что выполнение условия R1 R2 R3 R4 R5 R в общем случае не обязательно. При выборе разных величин масштаба преобразования для конкретных ЦАП можно использовать и разные соотношения резисторов R1 R5, при которых не нарушаются приведенные выше зависимости (например, R2 R3 R5 R и R1 R4 mR, где m коэффициент масштабирования, и т.д.). It should be noted that the condition R1 R2 R3 R4 R5 R is generally not necessary. When choosing different values of the conversion scale for specific DACs, you can use different ratios of resistors R1 R5, in which the above dependencies are not violated (for example, R2 R3 R5 R and R1 R4 mR, where m is the scaling factor, etc.).
Технико-экономическая эффективность изобретения обусловлена возможностью значительного повышения быстродействия ЦАП при сохранении высоких метрологических характеристик (малого значения погрешности масштаба преобразования). The technical and economic efficiency of the invention is due to the possibility of a significant increase in the speed of the DAC while maintaining high metrological characteristics (a small value of the error of the conversion scale).
Техническую эффективность изобретения можно оценить, проведя ориентировочное сравнение точности установления одного ОУ и двух последовательно включенных ОУ (что соответствует схемам заявленного ЦАП и ЦАП-прототипа), при этом полагая, что время установления выходного тока преобразователя код-ток постоянно как в первом, так и во втором случае. Можно показать, что
где К1 коэффициент передачи одного ОУ,
K2 коэффициент передачи двух последовательно включенных ОУ.The technical efficiency of the invention can be estimated by making an approximate comparison of the accuracy of establishing one op-amp and two series-connected op-amps (which corresponds to the schemes of the declared DAC and DAC prototype), assuming that the time to establish the output current of the code-current converter is constant both in the first and in the second case. It can be shown that
where K 1 the transmission coefficient of one op-amp,
K 2 transmission coefficient of two series-connected op-amp.
Например, подставив в выражение (6) значение К1 0,999, что соответствует установлению выходного напряжения первого ОУ в цепочке из двух последовательно включенных ОУ с точностью 0,1% получим значение K2 0,992, что соответствует точности установления второго ОУ только на уровне 0,8% Причем из (6) видно, что при увеличении требований к точности установления ОУ (а значит, и всего ЦАП) соотношение между K1 и K2 ухудшается. Таким образом, очевидно, что заявленный ЦАП обладает значительно более высоким быстродействием.For example, substituting the value K 1 0.999 in expression (6), which corresponds to the establishment of the output voltage of the first op-amp in a chain of two series-connected op-amps, with an accuracy of 0.1%, we obtain the value K 2 0.992, which corresponds to the accuracy of the establishment of the second op-amp only at level 0, 8% Moreover, from (6) it is seen that with an increase in the requirements for the accuracy of establishing the OS (and, therefore, the entire DAC), the ratio between K 1 and K 2 worsens. Thus, it is obvious that the claimed DAC has a significantly higher speed.
Экономическая эффективность ЦАП может быть оценена только с учетом конкретных условий их применения. Численно оценить эти факторы в общем случае весьма затруднительно, однако наличие экономической эффективности изобретения не вызывает сомнения. The cost-effectiveness of the DAC can be evaluated only taking into account the specific conditions of their use. It is very difficult to evaluate these factors numerically in the general case, but there is no doubt that the invention is economically viable.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU5006143 RU2066924C1 (en) | 1991-10-15 | 1991-10-15 | Digital-to-analog converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU5006143 RU2066924C1 (en) | 1991-10-15 | 1991-10-15 | Digital-to-analog converter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2066924C1 true RU2066924C1 (en) | 1996-09-20 |
Family
ID=21587261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU5006143 RU2066924C1 (en) | 1991-10-15 | 1991-10-15 | Digital-to-analog converter |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2066924C1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2512890C1 (en) * | 2013-03-06 | 2014-04-10 | Федеральное государственное унитарное предприятие "Научно-производственное объединение автоматики имени академика Н.А. Семихатова" | Redundant source of current |
-
1991
- 1991-10-15 RU SU5006143 patent/RU2066924C1/en active
Non-Patent Citations (1)
| Title |
|---|
| 1.Авторское свидетельство СССР N 1520662, кл. H 03 M 1/66, 1989. 2. Авторское свидетельство СССР N 1644384, кл. H 03 M 1/66, 1991. * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2512890C1 (en) * | 2013-03-06 | 2014-04-10 | Федеральное государственное унитарное предприятие "Научно-производственное объединение автоматики имени академика Н.А. Семихатова" | Redundant source of current |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2066924C1 (en) | Digital-to-analog converter | |
| JPH0783267B2 (en) | Device for converting a binary signal into a DC signal proportional thereto | |
| RU2029430C1 (en) | Digital-to-analog converter | |
| SU1259968A3 (en) | Digital-to-analog converter | |
| SU1644384A1 (en) | Digital-to-analog converter | |
| SU1619315A1 (en) | Code-controlled inductance module | |
| SU1640824A1 (en) | Digital-to-analog converter | |
| RU1817244C (en) | Digital-to-analog converter | |
| SU1372341A1 (en) | Code-controlled conduction unit | |
| RU2638769C1 (en) | Digital-to-analogue converter | |
| SU613335A1 (en) | Squarer | |
| SU1424032A1 (en) | Code-controlled conductivity unit | |
| AU608179B2 (en) | Current split circuit having a digital to analog converter | |
| SU1316011A1 (en) | Device for determining absolute value of difference of two voltages | |
| SU1157522A1 (en) | Comparing device | |
| SU1168977A1 (en) | Digital-to-analog logarithmic function generator | |
| SU1312738A1 (en) | Multiplying digital-to-analog converter | |
| SU888140A1 (en) | Multiplying-dividing device | |
| SU758202A1 (en) | Exponential decoding converter | |
| SU1462475A1 (en) | Series-parallel a-d converter | |
| SU1674164A1 (en) | Unbalance signal adder of measuring bridge circuits | |
| SU661780A2 (en) | D-a quadratic converter | |
| SU1642586A1 (en) | Da converter | |
| SU1536405A1 (en) | Diode function generator | |
| SU1712891A1 (en) | Current transducer |