RU206322U1

RU206322U1 - Делитель частоты гармонического сигнала

Info

Publication number: RU206322U1
Application number: RU2021114843U
Authority: RU
Inventors: Евгений Борисович Колесников
Original assignee: Евгений Борисович Колесников
Priority date: 2021-05-24
Filing date: 2021-05-24
Publication date: 2021-09-06

Abstract

Полезная модель относится к области радиоэлектроники и может быть использована в различных радиотехнических устройствах, требующих деление частоты на два. Устройство содержит управляемый фазовращатель, компаратор, счетный триггер, одновибратор, интегратор со сбросом, преобразователь частота-напряжение, перемножитель, источник постоянного напряжения, сумматор и инвертор, причем выход источника постоянного напряжения подключен к первому входу сумматора, вход делителя частоты соединен с входом управляемого фазовращателя и входом компаратора, выход которого через счетный триггер соединен с входом одновибратора, выход которого соединен с входом сброса интегратора со сбросом, выход которого соединен со вторым входом сумматора, выход которого через инвертор соединен с управляющим входом управляемого фазовращателя, выход которого соединен с выходом делителя частоты, выход компаратора через преобразователь частота-напряжение соединен с первым входом перемножителя, второй вход которого соединен с выходом источника постоянного напряжения, а выход перемножителя соединен с входом интегратора.Техническим результатом заявляемой полезной модели является повышение точности делителя частоты гармонического сигнала. 2 ил.

Description

Полезная модель относится к области радиоэлектроники, и может быть использована в различных радиотехнических устройствах, требующих деление частоты на два.

Известен делитель частоты гармонического сигнала [Ризкин И.Х. Умножители и делители частоты. М.: «Связь», 1966, с. 12-15, рис. 3.2, а], содержащий нелинейный элемент и счетчик периодов входного колебания.

Это устройство имеет высокий уровень паразитных составляющих выходного сигнала.

Наиболее близким аналогом к предлагаемой полезной модели является делитель частоты гармонического сигнала [Авторское свидетельство СССР №668062 МПК Н03В 19/12, опубл. 15.06.1979 г.], содержащий блок извлечения квадратного корня, перемножитель сигналов, дискриминатор нулевого уровня, счетный триггер, источник постоянного напряжения, равного амплитуде входного сигнала и сумматор сигналов, входы которого соединены с входом делителя частоты и источником постоянного напряжения, а выход соединен с входом блок извлечения квадратного корня, выход которого соединен с входами пермножителя сигналов непосредственно и через последовательно соединенные дискриминатор нулевого уровня и счетный триггер.

Данное техническое решение выбрано в качестве прототипа.

Устройство позволяет существенно снизить уровень паразитных гармонических составляющих выходного сигнала. Однако недостатком данного делителя частоты является невысокая его точность, обусловленная тем, что он не обеспечивает равенства амплитуд входного и выходного напряжений в рабочем диапазоне значений входного сигнала. Кроме того, в нем амплитуда входного сигнала задается источником постоянного напряжения, а не измеряется автоматически. Это ограничивает работоспособность делителя частоты только амплитудой входного сигнала, равной заданной.

Техническим результатом заявляемой полезной модели является повышение точности делителя частоты гармонического сигнала.

Указанный технический результат достигается тем, что в известный делитель частоты гармонического сигнала, содержащий счетный триггер, перемножитель, сумматор и источник постоянного напряжения, выход которого подключен к первому входу сумматора, дополнительно введены управляемый фазовращатель, компаратор, одновибратор, интегратор со сбросом, преобразователь частота-напряжение и инвертор, причем вход делителя частоты соединен с входом управляемого фазовращателя и входом компаратора, выход которого через счетный триггер соединен с входом одновибратора, выход которого соединен с входом сброса интегратора со сбросом, выход которого соединен со вторым входом сумматора, выход которого через инвертор соединен с управляющим входом управляемого фазовращателя, выход которого соединен с выходом делителя частоты, выход компаратора через преобразователь частота-напряжение соединен с первым входом перемножителя, второй вход которого соединен с выходом источника постоянного напряжения, а выход перемножителя соединен с входом интегратора.

Существенными отличиями предлагаемого устройства являются введение управляемого фазовращателя, компаратора, одновибратора, интегратора со сбросом, преобразователя частота-напряжение, инвертора и организация новых связей между элементами устройства. Совокупность элементов и связей между ними обеспечивают достижение положительного эффекта - повышение точности делителя частоты гармонического сигнала.

Сущность полезной модели поясняется чертежами. На фиг. 1 приведена функциональная схема делителя частоты, на фиг. 2 - временные диаграммы напряжений u_вх, u₁-u₃, u₈, u₉ и u_вых.

Делитель частоты (фиг. 1) содержит управляемый фазовращатель 1, компаратор 2, счетный триггер 3, одновибратор 4, интегратор со сбросом 5, преобразователь частота-напряжение 6, перемножитель 7, источник постоянного напряжения 8, сумматор 9 и инвертор 10.

Делитель частоты работает следующим образом. Входное синусоидальное напряжение u_вх=U_msinωt с частотой ω=2πf подается на входы управляемого фазовращателя 1 и компаратора напряжения 2. Компаратор 2 преобразует входное синусоидальное напряжение u_вх=U_msinωt в напряжение u₁ прямоугольной формы (фиг. 2). Счетный триггер 3 делит частоту этого напряжения u₁ на два, и на его выходе формируется напряжение u₂ прямоугольной формы с частотой ω/2 (фиг. 2).

Одновибратор 4 формирует узкие импульсы u₃ по фронту напряжения u₂, которые подаются на вход сброса интегратора со сбросом 5. Преобразователь частота-напряжение 6 преобразует частоту выходных импульсов компаратора 2 в частоту и на его выходе формируется напряжение u₄, пропорциональное частоте f входного напряжения u_вх делителя частоты. Коэффициент передачи K_n1=U₄/f преобразователя частота-напряжение 6 выбирается таким образом, чтобы при максимальной рабочей частоте f_max делителя частоты, размах напряжения на первом входе перемножителя 7 не превышал 10 В, т.е. K_n1=10/f_max (фиг. 2).

Выходное напряжение источника постоянного напряжения 8 выбирается отрицательной полярности равным половине амплитуды выходного напряжения интегратора со сбросом 5, равного U_7m=10 В, т.е. U₅=-5 В.

При этом на входе интегратора со сбросом 5 формируется напряжение u₆, равное результату перемножения в перемножителе 7 напряжений u₄ и u₅, величина которого U₆ пропорциональна текущей частоте f:

где K_n1=10/f_max - коэффициент передачи преобразователя частота-напряжение 6;

K_n2=0,1 - коэффициент передачи перемножителя 7;

U₅=-5 В - выходное напряжение источника постоянного напряжения 8.

На выходе интегратора со сбросом 5 формируется пилообразное напряжение u₇ положительной полярности с частотой f/2, амплитуда которого определяется по формуле:

где U_7m - амплитуда выходного напряжения интегратора со сбросом 5;

f - частота входного напряжения u_вх делителя частоты;

f_max - максимальная частота входного напряжения u_вх делителя частоты;

R - сопротивление резистора интегратора;

С - емкость конденсатора интегратора.

Для выбора параметров времязадающих элементов схемы R и С при амплитуде выходного пилообразного напряжения интегратора со сбросом 5, равной U_7m=10 В, необходимо выдержать следующее соотношение:

Преобразователь частота-напряжение 6 исключает влияние частоты входного сигнала u_вх делителя на амплитуду выходного напряжения интегратора со сбросом 5 путем изменения величины его входного напряжения u₆ в зависимости от частоты f входного напряжения u_вх делителя частоты.

Таким образом, амплитуда выходного пилообразного напряжения интегратора со сбросом 5 всегда постоянна U_4m=10 В и не зависит от частоты f входного сигнала u_вх делителя частоты.

Выходное напряжение u₄ интегратора со сбросом 5 суммируется в сумматоре 9 с постоянным напряжением U₅=-5 В от источника постоянного напряжения 8, в результате чего на выходе сумматора 9 формируется переменное нарастающее пилообразное напряжение u8 амплитудой 5 В. Инвертор 10 инвертирует это напряжение и на его выходе формируется переменное спадающее пилообразное напряжение u₉ амплитудой 5 В. Это напряжение подается на управляющий вход управляемого фазовращателя 1 (фиг. 2).

В устройстве применен управляемый фазовращатель 1, который позволяет линейно изменять фазу ϕ входного сигнала от -180° до +180° при изменении величины управляющего напряжения от -5 В до +5 В (фиг. 2). Это пилообразное управляющее напряжение ид, воздействуя на управляемый фазовращатель 1, изменяет фазу ϕ его входного сигнала от -180° до +180° с частотой f/2 в два раза меньшей частоты f входного сигнала делителя частоты (фиг. 2).

В результате на выходе управляемого фазовращателя 1 и на выходе делителя частоты, в соответствии с известными тригонометрическими тождествами, формируется выходное напряжение u_вых:

Из полученного выражения и временных диаграмм (фиг. 2) видно, что частота выходного напряжения u_вых делителя частоты равна ω/2, то есть имеет место деление частоты ω входного сигнала u_вх на два. При этом выходного напряжения u_вых делителя частоты равна амплитуде входного сигнала U_{m вх}.

Таким образом, применение в делителе частоты гармонического сигнала управляемого фазовращателя 1, компаратора 2, одновибратора 4, интегратора со сбросом 5, преобразователя частота-напряжение 6 и инвертора 10 позволяет добиться требуемого технического результата - повышение точности делителя частоты.

При практической реализации предлагаемого делителя частоты управляемый фазовращатель 1 можно выполнить по схеме (Патент на изобретение №2303326 РФ. Широкополосный фазовращатель с управляемым углом фазы, МПК Н03В 7/12, Н03Н 11/16, опубл. 10.09.2006 г.). Компаратор 2 можно выполнить на микросхеме К554СА3. В качестве счетного триггера 3 можно использовать обычный Т-триггер. Одновибратор 4 можно выполнить на микросхеме К561АГ1. Интегратор со сбросом 5 можно выполнить на операционном усилителе (ОУ) по схеме (В.Г. Гусев, Ю.М. Гусев. Электроника и микропроцессорная техника. - М.: Высш. шк., 2005. - стр. 459, рис. 6.18, в). В качестве преобразователя частота-напряжение 6 можно использовать преобразователь на микросхеме КР1108ПП1. Перемножитель 7 можно выполнить на микросхеме КР525ПС3. Источник постоянного напряжения 8 представляет собой обычный источник стабильного напряжения. Сумматор 9 представляет собой неинвертирующий сумматор на ОУ. В качестве инвертора 10 можно применить инвертирующий усилитель на ОУ с единичным коэффициентом передачи.

Claims

Делитель частоты гармонического сигнала, содержащий счетный триггер, перемножитель, сумматор и источник постоянного напряжения, выход которого подключен к первому входу сумматора, отличающийся тем, что в него дополнительно введены управляемый фазовращатель, компаратор, одновибратор, интегратор со сбросом, преобразователь частота-напряжение и инвертор, причем вход делителя частоты соединен с входом управляемого фазовращателя и входом компаратора, выход которого через счетный триггер соединен с входом одновибратора, выход которого соединен с входом сброса интегратора со сбросом, выход которого соединен со вторым входом сумматора, выход которого через инвертор соединен с управляющим входом управляемого фазовращателя, выход которого соединен с выходом делителя частоты, выход компаратора через преобразователь частота-напряжение соединен с первым входом перемножителя, второй вход которого соединен с выходом источника постоянного напряжения, а выход перемножителя соединен с входом интегратора.