RU2060469C1

RU2060469C1 - Device for discrete check of level of lump materials in underground reservoirs

Info

Publication number: RU2060469C1
Authority: RU
Inventors: М.В. Пасичник
Original assignee: Пасичник Михаил Васильевич
Priority date: 1990-11-14
Filing date: 1990-11-14
Publication date: 1996-05-20

Abstract

FIELD: measurement technology. SUBSTANCE: device has two seismic oscillation sensors, two pulse shapers, two univibrators, inverter, pulse generator, phase correction unit, frequency divider, five AND gates, measurement selector switch, shift register, two OR gates, pulse counter, flip-flop and solving device. EFFECT: enhanced reliability. 3 cl, 5 dwg, 2 tbl

Description

Изобретение относится к приборостроению, может быть использовано в горнодобывающей, металлургической, химической и других отраслях промышленности для автоматического контроля уровня кусковых материалов, например горной массы в подземных емкостях. The invention relates to instrumentation, can be used in mining, metallurgical, chemical and other industries for automatic control of the level of bulk materials, for example, rock mass in underground tanks.

Известное устройство [1] дискретного контроля уровня кусковых материалов в подземных емкостях содержит два датчика сейсмических колебаний, связанных механически через тело горного массива с емкостью и подключенных к измерительному блоку, причем датчики расположены на разном расстоянии от подземной емкости, а измерительный блок состоит из первого и второго формирователей импульсов, входы которых подключены через первый и второй входы измерительного блока к первому и второму датчикам сейсмических колебаний, первого и второго одновибраторов, двухвходового инвертора, генератора тактовых импульсов, делителя частоты, регистра сдвига, элементов совпадения, число которых на три больше числа дискретных контролируемых уровней, счетчиков, число которых равно числу дискретных контролируемых уровней, многовходовой схемы ИЛИ, решающего устройства и триггера, при этом выход первого формирователя подключен к информационному входу регистра сдвига и к входу запуска первого одновибратора, выход которого подключен к первому входу инвертора, выход второго формирователя подключен к входу запуска второго одновибратора, выход которого подключен через инвертор к первому входу многовходовой схемы ИЛИ, выход которой подключен к входу обнуления триггера, вход установки которого подключен к выходу первого элемента совпадения, неинверсный выход триггера подключен к первому входу второго элемента совпадения, инверсный выход триггера подключен к входу управления решающего устройства и к первому входу третьего элемента совпадения, второй вход которого подключен к сигнальному выходу решающего устройства, третий вход третьего элемента совпадения подключен к выходу первого одновибратора, выход второго формирователя подключен к второму входу второго элемента совпадения и к первому входу первого элемента совпадения, и при этом также выход генератора подключен к третьему входу второго элемента совпадения и через делитель частоты к тактовому входу регистра сдвига, выходы которого подключены к первым входам оставшихся элементов совпадения, вторые входы которых подключены к выходу второго элемента совпадения, а выходы подключены к счетным входам счетчиков, выходы переполнения которых подключены к различным входам многовходовой схемы ИЛИ, причем информационные выходы счетчиков подключены к информационным входам решающего устройства, а выход третьего элемента совпадения подключен к входам обнуления счетчиков и к второму входу первого элемента совпадения. The known device [1] for discrete level control of bulk materials in underground tanks contains two seismic vibration sensors mechanically connected through the body of the rock mass to the tank and connected to the measuring unit, the sensors being located at different distances from the underground capacity, and the measuring unit consists of the first and second pulse shapers, the inputs of which are connected through the first and second inputs of the measuring unit to the first and second sensors of seismic vibrations, of the first and second one-shot tori, two-input inverter, clock generator, frequency divider, shift register, coincidence elements, the number of which is three more than the number of discrete controlled levels, counters, the number of which is equal to the number of discrete controlled levels, a multi-input OR circuit, a solver and a trigger, with the output the first driver is connected to the information input of the shift register and to the start input of the first one-shot, the output of which is connected to the first input of the inverter, the output of the second driver is connected to the start input of the second one-shot, the output of which is connected through the inverter to the first input of the multi-input OR circuit, the output of which is connected to the zero input of the trigger, the installation input of which is connected to the output of the first match element, the non-inverse trigger output is connected to the first input of the second match element, the inverse trigger output is connected to the control input of the resolver and to the first input of the third matching element, the second input of which is connected to the signal output of the resolver, the third input is its coincidence element is connected to the output of the first one-shot, the output of the second driver is connected to the second input of the second coincidence element and to the first input of the first coincidence element, and the output of the generator is also connected to the third input of the second coincidence element and through the frequency divider to the clock input of the shift register, the outputs of which are connected to the first inputs of the remaining coincidence elements, the second inputs of which are connected to the output of the second coincidence element, and the outputs are connected to the counting inputs of the counters, Exit overflow are connected to different inputs of multiinput OR circuit, wherein the data outputs of counters connected to the data inputs of the decision unit and the output of the third matching element is connected to the reset inputs of the counters and to the second input of the first matching element.

Точность контроля в данном устройстве ограничена величиной дискретного интервала задержки сигнала, равной периоду Т повторения импульсов на тактовом входе регистра сдвига. В зависимости от фазы этих импульсов относительно входных сигналов, значение которой неизвестно, погрешность оценки сдвига сигналов достигает величины ±Т/2. Следовательно, повышение точности в прототипе невозможно без уменьшения длительности периода тактовых импульсов и соответствующего увеличения числа измерительных счетчиков. Другим недостатком устройства является то, что результат измерения может быть ошибочным, когда измерение прекращается не по сигналу переполнения одного из счетчиков, а по сигналу, поступающему с выхода инвертора при отсутствии входных сигналов. В таком усеченном цикле измерения, вследствие недостаточной продолжительности взаимодействия входных сигналов, значение результата может оказаться произвольным, особенно при наличии помех. The control accuracy in this device is limited by the value of the discrete interval of the signal delay equal to the pulse repetition period T at the clock input of the shift register. Depending on the phase of these pulses relative to the input signals, the value of which is unknown, the error in estimating the shift of the signals reaches ± T / 2. Therefore, improving the accuracy in the prototype is impossible without reducing the duration of the period of clock pulses and a corresponding increase in the number of measuring counters. Another disadvantage of the device is that the measurement result may be erroneous when the measurement is terminated not by the overflow signal of one of the counters, but by the signal from the inverter output in the absence of input signals. In such a truncated measurement cycle, due to the insufficient duration of the interaction of the input signals, the value of the result may turn out to be arbitrary, especially in the presence of interference.

Целью изобретения является повышение точности за счет определения фазы тактовых импульсов и продолжительности поступления сигналов. The aim of the invention is to increase accuracy by determining the phase of the clock pulses and the duration of the signal.

Цель достигается тем, что в устройство дискретного контроля уровня кусковых материалов в подземных емкостях, содержащее два датчика сейсмических колебаний, связанных механически через тело горного массива с емкостью, подключенных к измерительному блоку и расположенных на разном расстоянии от подземной емкости, измерительный блок, состоящий из первого и второго формирователей импульсов, входы которых подключены через первый и второй входы измерительного блока к первому и второму датчикам сейсмических колебаний, первого и второго одновибратора, двухвходового инвертора, генератора тактовых импульсов, делителя частоты, регистра сдвига, элементов совпадения, число которых на три больше числа дискретных контролируемых уровней, счетчиков, число которых равно числу дискретных контролируемых уровней, многовходовой схемы ИЛИ, решающего устройства и триггера, причем выходы первого и второго формирователей импульсов подключены к входам запуска первого и второго одновибраторов, выходы которых подключены к входам инвертора, выход многовходовой схемы ИЛИ подключен к входу обнуления триггера, вход установки которого подключен к выходу первого элемента совпадения, неинверсный выход триггера подключен к первому входу второго элемента совпадения, инверсный выход триггера подключен к входу управления решающего устройства, связанного сигнальным выходом с первым входом третьего элемента совпадения, второй вход которого подключен к выходу первого одновибратора, выход второго формирователя подключен к второму входу второго элемента совпадения и к первому входу первого элемента совпадения, и при этом также выход генератора подключен к третьему входу второго элемента совпадения и через делитель частоты к тактовому входу регистра сдвига, выходы которого подключены к первым входам оставшихся элементов совпадения, вторые входы которых подключены к выходу второго элемента совпадения, а выходы связаны со счетчиками импульсов, выходы переполнения которых подключены к различным входам многовходовой схемы ИЛИ, ин информационные выходы подключены к информационному входу решающего устройства, а выход третьего элемента совпадения подключен к входам обнуления счетчиков и к второму входу первого элемента совпадения, введены блок фазовой коррекции, переключатель режимов измерения, двухвходовые схемы ИЛИ, число которых равно числу счетчиков, и четвертый элемент совпадения, первый, второй и третий входы которого подключены к выходу инвертора, неинверсному выходу триггера и выходу генератора импульсов соответственно, выход четвертого элемента совпадения соединен с входами схем ИЛИ, выходы которых подключены к счетным входам счетчиков, сигнальный вход, первый и второй тактовые входы блока фазовой коррекции подключены соответственно к выходу первого формирователя импульсов, входу и выходу делителя частоты, выход блока фазовой коррекции соединен с информационным входом регистра сдвига через переключатель режимов измерения, который связан другим входом с выходом первого формирователя импульсов, второй информационный вход решающего устройства подключен к выходу второго элемента совпадения, а вход синхронизации соединен с выходом генератора импульсов. При этом блок фазовой коррекции выполнен в виде распределителя импульсов, схемы ИЛИ и элемента совпадения, первый и второй входы которого являются соответственно сигнальным и первым тактовым входами блока фазовой коррекции, выход элемента совпадения подключен к счетному входу распределителя импульсов, вход обнуления которого является вторым тактовым входом блока фазовой коррекции, выходы старших разрядов распределителя импульсов подключены к схеме ИЛИ, выход которой является выходом блока фазовой коррекции, причем число старших разрядов распределителя импульсов равно К/2+1, где К отношение частот импульсов на его тактовых входах. Кроме того, решающее устройство выполнено в виде блока запоминания и обработки результатов, счетчика импульсов, первого, второго и третьего элементов совпадения, первого и второго инверторов, первой и второй схем ИЛИ и распределителя импульсов, при этом информационный вход блока запоминания и обработки результатов, счетный вход счетчика импульсов и объединенные второй вход первого инвертора и второй вход третьего элемента совпадения являются соответственно первым и вторым информационными входами и входом управления решающего устройства, входом синхронизации которого является вход распределителя импульсов, который подключен через вторую схему ИЛИ к объединенным третьему входу третьего и второму входу первого элементов совпадения, первый выход распределителя импульсов подключен через первый инвертор к первому входу первого элемента совпадения, второй выход распределителя импульсов соединен через второй элемент совпадения с блоком запоминания и обработки результатов, второй информационный вход которого подключен к информационным выходам счетчика импульсов, третий выход распределителя импульсов соединен с входом обнуления счетчика импульсов, информационные выходы старших разрядов которого подключены через первую схему ИЛИ к второму входу второго элемента совпадения, четвертый выход распределителя импульсов является сигнальным выходом решающего устройства и соединен через второй инвертор и третий элемент совпадения с второй схемой ИЛИ. The goal is achieved by the fact that in the device for discrete level control of bulk materials in underground tanks containing two seismic vibration sensors mechanically connected through a rock mass body to a tank connected to a measuring unit and located at different distances from the underground capacity, a measuring unit consisting of the first and a second pulse shaper, the inputs of which are connected through the first and second inputs of the measuring unit to the first and second sensors of seismic vibrations, the first and second one a vibrator, two-input inverter, clock generator, frequency divider, shift register, coincidence elements, the number of which is three more than the number of discrete controlled levels, counters, the number of which is equal to the number of discrete controlled levels, a multi-input OR circuit, a solver and a trigger, with the outputs of the first and the second pulse shapers are connected to the start inputs of the first and second single vibrators, the outputs of which are connected to the inverter inputs, the output of the multi-input circuit OR is connected to the input of of the trigger, the installation input of which is connected to the output of the first match element, the non-inverse trigger output is connected to the first input of the second match element, the inverse trigger output is connected to the control input of the resolver connected to the signal output with the first input of the third match element, the second input of which is connected to the output the first one-shot, the output of the second driver is connected to the second input of the second match element and to the first input of the first match element, and also the output the generator is connected to the third input of the second coincidence element and through the frequency divider to the clock input of the shift register, the outputs of which are connected to the first inputs of the remaining coincidence elements, the second inputs of which are connected to the output of the second coincidence element, and the outputs are connected to pulse counters, the overflow outputs of which are connected to various inputs of the multi-input circuit OR, in the information outputs are connected to the information input of the solver, and the output of the third match element is connected to the inputs of zero counters and to the second input of the first coincidence element, a phase correction block, a switch of measurement modes, two-input OR circuits, the number of which is equal to the number of counters, and a fourth coincidence element, the first, second and third inputs of which are connected to the inverter output, non-inverse trigger output, and the output of the pulse generator, respectively, the output of the fourth matching element is connected to the inputs of the OR circuits, the outputs of which are connected to the counting inputs of the counters, the signal input, the first and second clock inputs of the block and phase corrections are connected respectively to the output of the first pulse shaper, the input and output of the frequency divider, the output of the phase correction block is connected to the information input of the shift register through a switch of measurement modes, which is connected by another input to the output of the first pulse shaper, the second information input of the resolver is connected to the output the second element of coincidence, and the synchronization input is connected to the output of the pulse generator. In this case, the phase correction block is made in the form of a pulse distributor, an OR circuit, and a coincidence element, the first and second inputs of which are the signal and first clock inputs of the phase correction block, the output of the coincidence element is connected to the counting input of the pulse distributor, the zeroing input of which is the second clock input phase correction unit, the outputs of the upper bits of the pulse distributor are connected to the OR circuit, the output of which is the output of the phase correction unit, the number of senior times poisons pulse distributor equal to K / 2 + 1, where K is the ratio of the frequency of clock pulses at its inputs. In addition, the decisive device is made in the form of a unit for storing and processing results, a pulse counter, first, second and third coincidence elements, the first and second inverters, the first and second OR circuits, and a pulse distributor, while the information input of the unit for storing and processing results is countable the pulse counter input and the combined second input of the first inverter and the second input of the third matching element are respectively the first and second information inputs and the control input of the solver two, the synchronization input of which is the input of the pulse distributor, which is connected through the second circuit OR to the combined third input of the third and second input of the first coincidence elements, the first output of the pulse distributor is connected through the first inverter to the first input of the first coincidence element, the second output of the pulse distributor is connected through the second an element of coincidence with the unit for storing and processing the results, the second information input of which is connected to the information outputs of the pulse counter, This output of the pulse distributor is connected to the zeroing input of the pulse counter, the high-order information outputs of which are connected through the first OR circuit to the second input of the second coincidence element, the fourth output of the pulse distributor is the signal output of the resolver and connected through the second inverter and the third element of coincidence with the second OR circuit .

На фиг. 1 представлена схема устройства; на фиг. 2 иллюстрация преобразования входного сигнала; на фиг. 3, 4 примеры распределения импульсов при измерении с коррекцией и без коррекции фазы сигнала; на фиг. 5 зависимость погрешности, обусловленной дискретизацией задержки, и разности чисел импульсов, накопленных решающим устройством и одним из счетчиков, от фазы тактовых импульсов. In FIG. 1 shows a diagram of a device; in FIG. 2 illustration of input signal conversion; in FIG. 3, 4 examples of the distribution of pulses during measurement with correction and without correction of the phase of the signal; in FIG. 5 the dependence of the error due to the discretization of the delay, and the difference between the numbers of pulses accumulated by the solver and one of the counters, on the phase of the clock pulses.

Устройство контроля уровня содержит датчики 1 и 2 сейсмических колебаний, подключенные к ним формирователи 3 и 4 импульсов, выполненные, например, в виде соединенных последовательно усилителей и триггеров Шмитта, одновибраторы 5 и 6, подключенные входами к формирователям 3 и 4, а выходами к входам двухвходового инвертора 7, генератор 8 импульсов, связанные с генератором 8 блок 9 фазовой коррекции, делитель 10 частоты, элементы 11 и 12 совпадения, переключатель 13 режимов измерения, подключенный входами к выходам формирователя 3 и блока 9, состоящего из элемента 14 совпадения, который соединен входами через сигнальный вход блока 9 с выходом формирователя 3 и через первый тактовый вход с генератором 8, распределителя 15 импульсов и схемы ИЛИ 16, причем распределитель 15 соединен счетным входом с элементом 14 совпадения, входом обнуления через второй тактовый вход блока 9 с выходом делителя 10, а выходами старших разрядов через схему ИЛИ 16 с выходом блока 9, регистр 17 сдвига, подключенный информационным входом к переключателю 13, тактовым входом к делителю 10 частоты, а выходами к первым входам элементов 18 совпадения, схемы ИЛИ 19, связанные первыми и вторыми входами с выходами элементов совпадения 18 и 11 соответственно, счетчики 20 импульсов, элементы 21 и 22 совпадения, решающее устройство 23, подключенное первым и вторым информационными входами к информационным выходам счетчиков 20 и выходу элемента 12 совпадения, а входом синхронизации к генератору 8, схему ИЛИ 24, связанную входами с выходами переполнения счетчиков 20, подключенных счетными входами и входами обнуления соответственно к выходам схем ИЛИ 19 и элемента совпадения 21, и триггер 25, выход установки которого соединен через элемент 22 совпадения с выходом элемента 21 совпадения, вход обнуления с выходом схемы ИЛИ 24, неинверсный выход с входами элементов 11 и 12 совпадения, инверсный выход с входом управления решающего устройства 23, подключенного сигнальным выходом к входу элемента 21 совпадения, который связан другим входом с выходом одновибратора 5, выход формирователя 4 соединен с входами элементов 12 и 22 совпадения, а выход инвертора 7 с входом элемента 11 совпадения. Решающее устройство 23 содержит счетчик 26, подключенный счетным входом к второму информационному входу устройства 23, схему ИЛИ 27, элемент 28 совпадения, блок 29 запоминания и обработки результатов, первый информационный вход которого является первым информационным входом устройства 23, а второй связан с информационными выходами счетчика 26, из которых выходы старших разрядов подключены через схему ИЛИ 27 и элемент 28 совпадения к входу управления блока 29, распределитель 30 импульсов, четвертый выход которого является сигнальным выходом устройства 23 и подключен через инвертор 31 к входу элемента 32 совпадения, третий выход подключен к входу обнуления счетчика 26, второй выход к входу элемента 28 совпадения, первый выход через двухвходовый инвертор 33 к входу элемента 34 совпадения, входом управления устройства 23 являются объединенные вторые входы элемента 32 совпадения и инвертора 33, а вход синхронизации соединен через элементы 32, 34 совпадения и схему ИЛИ 35 с входом распределителя 30. The level control device contains sensors 1 and 2 of seismic vibrations, pulse shapers 3 and 4 connected to them, made, for example, in the form of Schmitt amplifiers and triggers connected in series, single vibrators 5 and 6, connected by inputs to shapers 3 and 4, and outputs to inputs two-input inverter 7, 8 pulse generator associated with the generator 8 phase correction unit 9, frequency divider 10, coincidence elements 11 and 12, measurement mode switch 13 connected by inputs to the outputs of the shaper 3 and block 9, consisting of and coincidence element 14, which is connected by inputs through the signal input of block 9 to the output of the shaper 3 and through the first clock input with a generator 8, pulse distributor 15 and OR circuit 16, wherein the distributor 15 is connected by a counting input to the coincidence element 14, the zeroing input through the second clock input block 9 with the output of the divider 10, and the outputs of the upper bits through the OR 16 circuit with the output of block 9, the shift register 17 connected by the information input to the switch 13, the clock input to the frequency divider 10, and the outputs to the first inputs of the element coincidence circuits 18, OR circuits 19 connected by the first and second inputs to the outputs of coincidence elements 18 and 11, respectively, pulse counters 20, coincidence elements 21 and 22, a solver 23 connected by the first and second information inputs to the information outputs of the counters 20 and the element output 12 matches, and the synchronization input to the generator 8, the OR circuit 24, connected by the inputs to the overflow outputs of the counters 20 connected by the counting inputs and zeroing inputs, respectively, to the outputs of the OR circuits 19 and match element 21, and trigger 25, in the installation output of which is connected through the match element 22 to the output of the match element 21, the zeroing input with the output of the OR circuit 24, the non-inverse output with the inputs of the match elements 11 and 12, the inverse output with the control input of the resolving device 23, connected by the signal output to the input of the match element 21, which is connected by another input to the output of the one-shot 5, the output of the shaper 4 is connected to the inputs of the elements 12 and 22 of the match, and the output of the inverter 7 with the input of the element 11 of the match. The solving device 23 comprises a counter 26 connected by a counting input to the second information input of the device 23, an OR circuit 27, a coincidence element 28, a memory and processing unit 29, the first information input of which is the first information input of the device 23, and the second is connected with the information outputs of the counter 26, of which the outputs of the upper digits are connected via an OR circuit 27 and a matching element 28 to the control input of block 29, a pulse distributor 30, the fourth output of which is a signal output of the device TWA 23 and is connected through an inverter 31 to the input of the coincidence element 32, the third output is connected to the input of the counter zeroing 26, the second output to the input of the coincidence element 28, the first output through the two-input inverter 33 to the input of the coincidence element 34, the combined second inputs are the control input of the device 23 coincidence element 32 and inverter 33, and the synchronization input is connected via coincidence elements 32, 34 and OR circuit 35 to the input of the distributor 30.

Устройство работает следующим образом. The device operates as follows.

При загрузке материала в подземную емкость возникают удары его отдельных кусков и порций о поверхность накопленного материала. Эти удары вызывают сейсмические колебания, которые распространяются в горном массиве, окружающем емкость, и возбуждают в датчиках 1 и 2 электрические сигналы. В приближенном к емкости датчике 1 сигналы появляются раньше, чем в отдаленном датчике 2. Величина взаимного сдвига сигналов во времени, определяемая разностью хода сейсмических лучей через тело горного массива от точки падения (удара) материала до датчиков 1 и 2, функционально связана с высотой контролируемого уровня материала. When loading material into an underground tank, shocks of its individual pieces and portions occur on the surface of the accumulated material. These shocks cause seismic vibrations that propagate in the mountain range surrounding the tank and excite electrical signals in sensors 1 and 2. In the sensor 1 close to the capacitance, the signals appear earlier than in the remote sensor 2. The mutual shift of the signals in time, determined by the difference of the seismic rays through the body of the rock mass from the point of impact (impact) of the material to the sensors 1 and 2, is functionally related to the height of the monitored material level.

Поскольку источник сейсмических колебаний является общим для обоих датчиков, то возникающие в них сигналы по своей структуре идентичны, хотя и могут искажаться помехами от разных источников. Полезные сигналы и помехи между собой не связаны, тогда как полезные сигналы физически взаимосвязаны между собой величиной запаздывания θ сигнала отдаленного датчика 2 относительно сигнала ближнего датчика 1. Благодаря этой взаимосвязи устройством измеряется величина временного сдвига θ сигналов путем совместной обработки сигналов, поступающих от датчиков 1 и 2 в виде смеси с помехами. Однако при преобразовании и цифровой обработке сигналов возникают погрешности, зависящие от длительности периода и фазы тактовых импульсов. Первая из них это начальное смещение опережающего сдвига, определяемое средней разностью фаз между тактовыми и информационными импульсами, а вторая это разность между дискретной оценкой и действительным значением измеряемого сдвига, зависящая от фазы тактовых импульсов относительно запаздывающего сигнала. Since the source of seismic vibrations is common to both sensors, the signals arising in them are identical in structure, although they can be distorted by interference from different sources. Useful signals and interference are not related to each other, while useful signals are physically interconnected by the delay θ of the signal of the remote sensor 2 relative to the signal of the near sensor 1. Due to this relationship, the device measures the time shift θ of the signals by processing the signals from the sensors 1 and 2 as a mixture with interference. However, when converting and digitally processing the signals, errors arise that depend on the length of the period and phase of the clock pulses. The first of these is the initial shift of the leading shift, determined by the average phase difference between the clock and information pulses, and the second is the difference between the discrete estimate and the actual value of the measured shift, depending on the phase of the clock pulses relative to the delayed signal.

Сигналы от датчиков 1 и 2 поступают на формирователи 3 и 4, где усиливаются и преобразуются с помощью триггера Шмитта в последовательности прямоугольных импульсов с постоянной амплитудой, соответствующей уровню логической единицы. С выхода формирователи 3 сигналы поступают на вход одновибратора 5, переключатель 13 и через сигнальный вход блока 9 фазовой коррекции на первый вход элемента 14 совпадения, на второй вход которого от генератора 8 через первый тактовый вход блока 9 подаются импульсы дополнительной дискретизации сигнала по времени. Если сигнал на первом входе элемента 14 совпадения имеет единичное значение, то импульсы поступают через него на счетный вход распределителя 15. Одновременно с этим импульсы с периодом Т_о от генератора 8 подаются на делитель 10 частоты, формирующий тактовые импульсы с периодом Т КТ_о, длительность которых примерно в полтора раза больше, чем на входе делителя (К коэффициент деления частоты). С выхода делителя 10 импульсы поступают на тактовый вход регистра 17, где обеспечивают сдвиг сигнала своим положительным перепадом, и через второй тактовый вход блока 9 на вход обнуления распределителя 15, устанавливая его в исходное состояние своим отрицательным перепадом. В результате максимальное число импульсов, которое может поступать на распределитель 15 за период Т, не превышает значения коэффициента К. С выходов распределителя 15 сигналы поступают через схему ИЛИ 16, выход блока 9 и переключатель 13 на информационный вход регистра 17. Поскольку на схеме ИЛИ 16 объединены выходы только старших разрядов распределителя 15, число которых равно K/2+1, единичный сигнал на выходе этой схемы появится только в том случае, когда число импульсов, поступивших на счетный вход распределителя 15 за период Т, будет не меньше половины числа импульсов, поступивших за это же время на вход делителя 10.The signals from sensors 1 and 2 are fed to shapers 3 and 4, where they are amplified and converted using a Schmitt trigger in a sequence of rectangular pulses with a constant amplitude corresponding to the level of a logical unit. From the output of the shapers 3, the signals are fed to the input of the one-shot 5, the switch 13 and through the signal input of the phase correction unit 9 to the first input of the coincidence element 14, the second input of which from the generator 8 through the first clock input of the block 9 is supplied with pulses of additional signal sampling in time. If the signal at the first input of the coincidence element 14 has a single value, then the pulses pass through it to the counting input of the distributor 15. At the same time, the pulses with a period T _o from the generator 8 are fed to a frequency divider 10, forming clock pulses with a period T CT _o , duration which are about one and a half times more than at the input of the divider (K frequency division coefficient). From the output of the divider 10, the pulses arrive at the clock input of the register 17, where they provide a signal shift with their positive edge, and through the second clock input of block 9 to the zeroing input of the distributor 15, setting it to its original state with its negative edge. As a result, the maximum number of pulses that can be supplied to the distributor 15 during the period T does not exceed the value of the coefficient K. From the outputs of the distributor 15, the signals are transmitted through the OR 16 circuit, the output of block 9 and the switch 13 to the information input of the register 17. Since the OR circuit 16 the outputs of only the highest bits of the distributor 15 are combined, the number of which is K / 2 + 1, a single signal at the output of this circuit will appear only when the number of pulses received at the counting input of the distributor 15 for the period T is not less than half the number of pulses received during the same time at the input of the divider 10.

В зависимости от установленного посредством переключателя 13 режима измерения сигнал на информационный вход регистра 17 поступает с выхода формирователя 3 либо непосредственно, либо через блок 9 фазовой коррекции. На регистре 17 осуществляется преобразование сигнала в цифровой код и его задержка на дискретные интервалы времени, равные периоду Т. По мере продвижения по регистру 17 элементы кода в виде сигналов с уровнями логических нулей и единиц последовательно появляются на время Т на выходах регистра, откуда поступают на первые входы элементов совпадения 18. На их вторые входы одновременно подаются сигналы от формирователя 4 через элемент 12 совпадения, на котором осуществляется их дополнительная дискретизация по времени с периодом Т_опри наличии на третьем входе единичного сигнала, поступающего с неинверсного выхода триггера 25. В результате на выходах элементов 18 совпадения появляются серии импульсов, которые поступают через схемы ИЛИ 19 на счетные входы счетчика 20. Число импульсов в сериях пропорционально времени совместного присутствия на элементах 18 совпадения сигнала, поступающего от датчика 2 в виде импульсной последовательности, которая формируется на элементе 12 совпадения, и сигнала от датчика 1, задержанного регистром 17. Наиболее интенсивно импульсы поступают на тот счетчик, номер которого совпадает с числом интервалов задержки на регистре 17 опережающего сигнала от датчика 1 до момента его совпадения с сигналом от датчика 2. Этот счетчик накопит за время измерения наибольшее число импульсов и переполнится раньше остальных счетчиков 20. Суммарное число импульсов, характеризующее продолжительность взаимодействия на элементах 18 совпадения обоих сигналов, подсчитывается счетчиком 26.Depending on the measurement mode set by the switch 13, the signal at the information input of the register 17 is supplied from the output of the former 3 either directly or through the phase correction unit 9. On the register 17, the signal is converted into a digital code and its delay for discrete time intervals equal to the period T. As you move along the register 17, code elements in the form of signals with levels of logical zeros and ones appear sequentially at time T at the outputs of the register, from where they arrive at the first inputs of the elements of coincidence 18. At their second inputs, signals from the shaper 4 are simultaneously fed through the element 12 of coincidence, on which they are additionally discretized in time with a period of T _about in the presence of n and the third input of a single signal coming from the non-inverse output of the trigger 25. As a result, at the outputs of the coincidence elements 18 there appear a series of pulses that arrive through the OR circuits 19 to the counting inputs of the counter 20. The number of pulses in the series is proportional to the time of the joint presence of the signal coincidence on the elements 18, coming from the sensor 2 in the form of a pulse sequence, which is formed on the element 12 matches, and the signal from the sensor 1, delayed by the register 17. The most intense pulses are received on that counter ir, whose number coincides with the number of delay intervals in register 17 of the leading signal from sensor 1 until it coincides with the signal from sensor 2. This counter will accumulate the largest number of pulses during the measurement and will overflow before the remaining counters 20. The total number of pulses characterizing the duration of interaction on the elements 18 of the coincidence of both signals, is counted by the counter 26.

Подготовка цикла измерения начинается с момента появления на выходе формирователя 3 единичного сигнала, поступающего на вход одновибратора 5. Одновибраторы 5 и 6 при их запуске сигналами от формирователей 3 и 4 вырабатывают единичные выходные сигналы (импульсы), длительность которых задается не менее, чем удвоенная величина максимального времени свободного падения материала в подземную емкость. С выхода одновибратора 5 сигнал подается на второй вход элемента 21 совпадения. Если при этом и на первом входе имеется единичный сигнал, поступающий с сигнального выхода решающего устройства 23, то на выходе элемента 21 совпадения появляется единичный сигнал, который поступает на вход обнуления счетчиков 20, устанавливая их в исходное состояние, и на вход элемента 22 совпадения. Запаздывающий единичный сигнал с выхода формирователя 4 подается на вход элемента 12 совпадения и через открытый элемент 22 совпадения на вход установки триггера 25. Последний переключается в состояние, при котором на его неинверсионном выходе появляется единичный сигнал, поступающий на входы элементов 11 и 12 совпадения, а на инверсном выходе нулевой сигнал. С этого момента начинается процесс измерения, который продолжается до момента переполнения одного из счетчиков 20. The preparation of the measurement cycle starts from the moment a single signal appears at the output of the shaper 3, which is input to the single-vibrator 5. The single-vibrators 5 and 6, when they are triggered by signals from the shapers 3 and 4, produce single output signals (pulses), the duration of which is set at least twice maximum time of free fall of the material into the underground tank. From the output of the single-vibrator 5, the signal is supplied to the second input of the coincidence element 21. If, at the same time, there is a single signal at the first input coming from the signal output of the resolving device 23, then at the output of the match element 21, a single signal appears, which goes to the input of zeroing the counters 20, setting them to their initial state, and to the input of the match element 22. The delayed single signal from the output of the shaper 4 is fed to the input of the coincidence element 12 and through the open coincidence element 22 to the input of the trigger 25. The latter switches to the state in which a single signal appears at its non-inversion output coming to the inputs of the coincidence elements 11 and 12, and at the inverse output, a zero signal. From this moment begins the measurement process, which continues until the overflow of one of the counters 20.

При наличии единичного сигнала на выходе хотя бы одного из одновибраторов 5 и 6 сигнал на выходе инвертора 7 имеет нулевое значение. По прекращении поступления на входы инвертора 7 единичных сигналов от обоих одновибраторов на его выходе появляется единичный сигнал, поступающий на первый вход элемента 11 совпадения. Если при этом сигнал на его втором входе от триггера 25 также имеет единичное значение, то на все счетчики 20 до момента переполнения одного из них одновременно поступит серия импульсов от генератора 8 через открытый элемент совпадения 11 и схемы ИЛИ 19. Число этих импульсов учитывается вспомогательным счетчиком, подключенным к выходу элемента совпадения 11 (на чертеже не показано). In the presence of a single signal at the output of at least one of the one-shots 5 and 6, the signal at the output of the inverter 7 has a zero value. Upon the termination of the receipt at the inputs of the inverter of 7 single signals from both single-vibrators, a single signal appears at its output, arriving at the first input of the coincidence element 11. If the signal at its second input from the trigger 25 also has a single value, then all the counters 20 will receive a series of pulses from the generator 8 through the open match element 11 and the OR circuit 19 simultaneously until one of them overflows. The number of these pulses is taken into account by the auxiliary counter connected to the output of the match element 11 (not shown in the drawing).

Сигналом переполнения одного из счетчиков 20, поступающим через схему ИЛИ 24, триггер 25 переключается в состояние, при котором единичный сигнал на его неинверсном выходе сменяется нулевым, а на инверсном наоборот. В результате поступление импульсов на счетчики через элементы 11, 12 совпадения прекращается. Единичный сигнал с инверсного выхода триггера 25 подается на вход управления решающего устройства 23, где осуществляются накопление и обработка результатов измерения. The overflow signal of one of the counters 20 coming through the OR 24 circuit, the trigger 25 switches to the state in which a single signal at its non-inverse output is replaced by zero, and vice versa. As a result, the arrival of pulses to the counters through the elements 11, 12 coincidence stops. A single signal from the inverse output of the trigger 25 is fed to the control input of the deciding device 23, where the accumulation and processing of measurement results are carried out.

В исходном состоянии решающего устройства 23 на первом выходе распределителя 30 импульсов присутствует единичный сигнал, а на его остальных выходах нулевые. На первый вход элемента 32 совпадения поступает единичный сигнал с выхода инвертора 31. Когда на его втором входе появляется единичный сигнал, поступающий с входа управления устройства 23, через элемент 32 и схему ИЛИ 35 на вход распределителя 30 начинают поступать импульсы с входа синхронизации. С поступлением первого импульса единичный сигнал возникает на втором входе распределителя 30. При этом, если число импульсов, поступивших на счетчик 26 за время данного цикла измерения, больше заданного порога, то сигнал на выходе схемы или 27 имеет единичное значение. В этом случае единичный сигнал с второго выхода распределителя 30 поступает через открытый элемент 28 совпадения на вход управления блока 29 запоминания и обработки, в котором записываются данные, поступающие через первый информационный вход устройства 23 от счетчиков 20 и с информационных выходов счетчика 26. Если число импульсов, зафиксированных счетчиком 26, не превышает порогового значения, то со схемы ИЛИ 27 на вход элемента 28 совпадения поступает нулевой сигнал и результат данного цикла измерения в блоке 29 не записывается. In the initial state of the solving device 23, a single signal is present at the first output of the pulse distributor 30, and zero at its other outputs. The first input of the coincidence element 32 receives a single signal from the output of the inverter 31. When a single signal appears from the control input of the device 23 at its second input, pulses from the synchronization input begin to arrive through the element 32 and the OR 35 circuit to the input of the distributor 30. With the arrival of the first pulse, a single signal occurs at the second input of the distributor 30. Moreover, if the number of pulses received by the counter 26 during a given measurement cycle is greater than a predetermined threshold, then the signal at the output of the circuit or 27 has a single value. In this case, a single signal from the second output of the distributor 30 enters through the open matching element 28 to the control input of the storage and processing unit 29, in which data coming from the first information input of the device 23 from the counters 20 and from the information outputs of the counter 26 are recorded. If the number of pulses , fixed by the counter 26, does not exceed the threshold value, then from the OR circuit 27 to the input of the element 28 matches the zero signal and the result of this measurement cycle in block 29 is not recorded.

Вторым импульсом распределитель 30 переключается в состояние, при котором единичный сигнал возникает только на третьем выходе, откуда он поступает на вход обнуления счетчика 26, устанавливая его в исходное состояние. Третий импульс вызывает появление единичного сигнала только на четвертом выходе распределителя 30, с которого он подается через сигнальный выход устройства 23 на первый вход элемента 2 совпадения и через инвертор 31 на первый вход элемента 32 совпадения, благодаря чему прохождение через этот элемент импульсов синхронизации прекращается. При наличии на входах элементов 21 и 22 совпадения единичных сигналов с выхода одновибратора 5 и формирователя 4, или по мере поступления этих сигналов выходной сигнал устройства 23 через элемент 21 совпадения устанавливает счетчики 20 в исходное состояние и, кроме того, через элемент совпадения 22 переключает триггер 25 в состояние, при котором единичный сигнал на его инверсном выходе сменяется нулевым. При наличии нулевых сигналов на обоих входах инвертора 33 на его выходе появляется единичный сигнал, открывающий элемент 34 совпадения. Через открытый элемент 34 совпадения и схему ИЛИ 35 с входа синхронизации устройства 23 проходит четвертый импульс, возвращающий распределитель 30 в исходное состояние, при котором единичный сигнал на сигнальном выходе устройства 23 исчезает и появляется на первом выходе распределителя 30, закрывая элемент 34 совпадения через инвертор 33. На этом заканчиваются считывание со счетчиков 20 и 26 результата измерения и подготовка устройства к очередному циклу. With a second pulse, the distributor 30 switches to a state in which a single signal occurs only at the third output, from where it is fed to the zeroing input of the counter 26, setting it to its original state. The third pulse causes the appearance of a single signal only at the fourth output of the distributor 30, from which it is supplied through the signal output of the device 23 to the first input of the coincidence element 2 and through the inverter 31 to the first input of the coincidence element 32, so that the passage of synchronization pulses through this element is stopped. If there are coincidence of single signals at the inputs of the elements 21 and 22 from the output of the one-shot 5 and the driver 4, or as these signals arrive, the output signal of the device 23 through the coincidence element 21 sets the counters 20 to its initial state and, in addition, switches the trigger through the coincidence element 22 25 to a state in which a single signal at its inverse output is replaced by zero. If there are zero signals at both inputs of the inverter 33, a single signal appears at its output, opening the matching element 34. A fourth pulse passes through the open match element 34 and the OR circuit 35 from the synchronization input of the device 23, returning the distributor 30 to its original state, in which a single signal at the signal output of the device 23 disappears and appears at the first output of the distributor 30, closing the coincidence element 34 through the inverter 33 This completes the reading from the counters 20 and 26 of the measurement result and the preparation of the device for the next cycle.

Если через переключатель 13 на вход регистра 17 сигнал подается с выхода блока 9 фазовой коррекции, то значение результата будет практически несмещенным. Это обеспечивается благодаря симметрии (относительно нулевого значения) разности фаз между информационными импульсами, поступающими в случайные моменты времени с выхода формирователя 3, и тактовыми импульсами, поступающими с периодом Т на вход синхронизации регистра 17. При подаче сигнала на вход регистра 17 через переключатель 13 непосредственно с выхода формирователя 3 значение результата измерения смещено на величину -Т/2. Использование несмещенного и смещенного значений результата при одном и том же действительном значении высоты контролируемого уровня вдвое сокращает пределы систематической составляющей погрешности, обусловленной дискретностью интервалов задержки. If through the switch 13 to the input of the register 17 the signal is supplied from the output of the phase correction block 9, then the result value will be practically unbiased. This is ensured by the symmetry (with respect to the zero value) of the phase difference between the information pulses arriving at random times from the output of the shaper 3 and the clock pulses arriving with a period T at the synchronization input of the register 17. When a signal is input to the input of the register 17 through the switch 13 directly from the output of the shaper 3, the value of the measurement result is shifted by a value of -T / 2. The use of unbiased and biased values of the result with the same real value of the height of the controlled level halves the limits of the systematic component of the error due to the discreteness of the delay intervals.

Процесс преобразования входного сигнала от датчика 1 в цифровой код, элементы которого запоминаются и задерживаются в регистре 17 на интервалы времени, равные периоду Т, иллюстрируется примером на фиг. 2, где представлены: а) фрагмент сигнала на входе формирователя 3; б) то же, но на выходе формирователя 3; в) импульсы с периодом Т_о, поступающие от генератора 8; г) импульсы с периодом Т КТ_о 8Т_о, поступающие с выхода делителя 10, а также импульсы, которые поступают за период Т на счетный вход распределителя 15; д) код сигнала, формируемый регистром 17 в режиме измерения с фазовой коррекцией сигнала (в режиме 1); е) то же, но в режиме измерения без фазовой коррекции (в режиме 2).The process of converting the input signal from the sensor 1 into a digital code, the elements of which are stored and delayed in the register 17 for time intervals equal to the period T, is illustrated by the example in FIG. 2, where: a) a fragment of the signal at the input of the shaper 3; b) the same, but at the output of the shaper 3; c) pulses with a period T _o coming from the generator 8; g) pulses with a period T CT _about 8T _about coming from the output of the divider 10, as well as pulses that arrive during the period T at the counting input of the distributor 15; d) the signal code generated by the register 17 in the measurement mode with phase correction of the signal (in mode 1); f) the same, but in the measurement mode without phase correction (in mode 2).

Из примера видно, что при режиме 1 значения погрешности ΔТ преобразования сигнала в код (ΔТ₁ и ΔТ₂ на фиг. 2д) находятся в пределах от -T/2 до +T/2, а при режиме 2 (ΔТ₃ и ΔТ₄ на фиг. 2е) в пределах от нуля до Т. Смещение пределов величины ΔТ приводит к дополнительной задержке сигнала, что, в свою очередь, уменьшает значение результата θ*, т.е. смещает его на величину систематической погрешности Δθ_с. Математическое ожидание величины Δθ_с в режиме 1 равно нулю, а в режиме 2 -T/2 (фиг. 5) при среднем квадратическом отклонении, равном в обоих режимах T/2

. В результате при одном и том же значении высоты Z контролируемого уровня материала наибольшее число импульсов накапливает в процессе измерения либо j-й счетчик при обоих режимах измерения, либо j-й счетчик при режиме 1 и (j-1)-й счетчик при режиме 2.It can be seen from the example that, in mode 1, the values of the error ΔТ of converting the signal into a code (ΔТ ₁ and ΔТ ₂ in Fig. 2e) are in the range from -T / 2 to + T / 2, and in mode 2 (ΔТ ₃ and ΔТ ₄ in Fig. 2e) ranging from zero to T. The shift of the limits of ΔT leads to an additional signal delay, which, in turn, reduces the value of the result θ *, i.e. shifts it by the value of the systematic error Δθ _s . The expected value of Δθ _s in mode 1 is zero, and in mode 2 -T / 2 (Fig. 5) with a mean square deviation equal to in both T / 2 modes

. As a result, for the same value of the height Z of the controlled material level, the largest number of pulses accumulates during the measurement either the j-th counter in both measurement modes, or the j-th counter in mode 1 and the (j-1) -th counter in mode 2 .

Результат θ* измерения величины взаимного сдвига сигналов, выраженный через число j дискpетных интервалов Т задержки сигнала регистром 17 (одновременно j это номер счетчика 20 с наибольшим числом накопленных импульсов), а также пределы, в которых находятся действительное значение θ_о сдвига сигналов и погрешность Δθ= θ* -θ_о, составляют:
а) при режиме измерения 1
θ* ₍₁₎ jT, (j 1/2)T <θ_o < (j + 1/2)T,
1/2T < Δθ< + 1/2T; (1)
б) при режиме 2 (с учетом поправки на Δθ_с Т/2)
θ* ₍₂₎ (j + 1/2)T, jT <θ_o < (j + 1)T,
-1/2T < Δθ< + 1/2T; (2)
в) при использовании результатов, полученных при режимах измерения 1 и 2;
если наибольшее число импульсов набирает j-й счетчик в обоих режимах, то
θ* ₍₃₎ 1/2 [θ*₍₁₎ + θ*₍₂₎] (j + 1/4)T, jT <θ_o < (j + 1/2)T,
1/4T <Δθ<+ 1/4T; (3)
если наибольшее число импульсов накапливает j-й счетчик в режиме 1 и (j-1)-й счетчик в режиме 2, то
θ*₍₄₎ 1/2 [θ*₍₁₎ + θ*₍₂₎] (j 1/4)T, (j 1/2)T <θ_o < jT,
1/4T <Δθ<+ 1/4T. (4)
Изложенное поясняется примерами распределения импульсов по счетчикам 20 в режимах измерения 1 и 2 при периоде Т 1 мс, действительных значениях временного сдвига θ_о 8,20 мс для высоты уровня Z_o 34,5 м (фиг. 3), θ_о 8,65 мс для Z_o 31,4 м (фиг. 4). В первом примере (фиг. 3) наибольшее число импульсов за время измерения накапливает счетчик ≈8 при обоих режимах, а во втором (фиг. 4) счетчик N 9 при режиме 1 и счетчик N 8 при режиме 2. Полученные из выражений (1) (4) оценки θ* сдвига сигналов, Z* высоты контролируемого уровня, а также значения Δθ_д θ* -θ_o и Z_д Z* Z_o действительной погрешности приведены в табл. 1 и 2.The result θ * of measuring the magnitude of the mutual shift of the signals, expressed in terms of the number j of discrete intervals T of the signal delay by the register 17 (at the same time j is the number of the counter 20 with the largest number of accumulated pulses), as well as the limits within which the real value θ _{of the} signal shift and the error Δθ = θ * -θ _about , are:
a) in measurement mode 1
θ * ₍₁₎ jT, (j 1/2) T <θ _o <(j + 1/2) T,
1 / 2T <Δθ <+ 1 / 2T; (one)
b) in mode 2 (subject to correction for Δθ _with T / 2)
θ * ₍₂₎ (j + 1/2) T, jT <θ _o <(j + 1) T,
-1 / 2T <Δθ <+ 1 / 2T; (2)
c) when using the results obtained with measurement modes 1 and 2;
if the jth counter in both modes dials the largest number of pulses, then
θ * ₍₃₎ 1/2 [θ * ₍₁₎ + θ * ₍₂₎ ] (j + 1/4) T, jT <θ _o <(j + 1/2) T,
1 / 4T <Δθ <+ 1 / 4T; (3)
if the largest number of pulses accumulates the j-th counter in mode 1 and the (j-1) -th counter in mode 2, then
θ * ₍₄₎ 1/2 [θ * ₍₁₎ + θ * ₍₂₎ ] (j 1/4) T, (j 1/2) T <θ _o <jT,
1 / 4T <Δθ <+ 1 / 4T. (4)
The foregoing is illustrated by examples of the distribution of pulses on the counters 20 in measurement modes 1 and 2 with a period of T 1 ms, the actual values of the time shift θ _about 8.20 ms for the level height Z _o 34.5 m (Fig. 3), θ _about 8.65 ms for Z _o 31.4 m (Fig. 4). In the first example (Fig. 3), the largest number of pulses during the measurement accumulates the counter ≈8 in both modes, and in the second (Fig. 4) counter N 9 in mode 1 and counter N 8 in mode 2. Obtained from expressions (1) (4) estimates θ * of the signal shift, Z * the height of the controlled level, as well as the values Δθ _d θ * -θ _o and Z _d Z * Z _{o of the} actual error are given in table. 1 and 2.

Подсчитываемое счетчиком 26 общее число n_o импульсов, поступающих с элемента 12 совпадения, характеризует продолжительность взаимодействия сигналов от датчиков 1 и 2, а разность Δn n_o n_м дает информацию о фазе тактовых импульсов и значении погрешности результата данного цикла измерения (n_м максимальное число импульсов, накопленное одним из счетчиков 20). При недостаточной продолжительности поступления входных сигналов результат измерения автоматически бракуется как недостоверный. По значению разности Δn определяется поправка, вводимая в полученный результат с целью исключения погрешности, зависящей от фазы тактовых импульсов на входе синхронизации регистра 17 относительно момента совпадения сигнала второго датчика с одноименным сигналом первого датчика, задержанным в регистре сдвига. Наибольшее число n_м импульсов из общего числа n_o, при прочих равных условиях, j-й счетчик 20 набирает в тех случаях, когда

_→ 0 т.е. когда момент совпадения входных сигналов расположен симметрично по отношению к ближайшим моментам прихода тактовых импульсов (при этом из-за фазовых погрешностей ΔТ всегда n_м < n_o с учетом исключения числа импульсов, поступающих на счетчики 20 через элемент 11 совпадения и схемы ИЛИ 19). В итоге разность Δn стремится к своему нижнему пределу Δn_мин. Наименьшее число n_м импульсов поступает на j-й счетчик и, соответственно, Δn стремится к своему верхнему пределу Δn_макс в случаях, когда

_→ T/2, т.е. когда совпадение входных сигналов наступает в момент прихода очередного тактового импульса. Значения пределов Δn_мин и Δn_макс зависят от длительности периода Т и коэффициента К деления частоты.Counted by the counter 26, the total number n _{o of} pulses from the matching element 12 characterizes the duration of interaction of signals from

sensors

1 and 2, and the difference Δn n _o n _m gives information about the phase of the clock pulses and the value of the error of the result of this measurement cycle (n _m maximum number pulses accumulated by one of the counters 20). If the duration of the input signals is insufficient, the measurement result is automatically rejected as invalid. The value of the difference Δn determines the correction introduced into the obtained result in order to eliminate the error depending on the phase of the clock pulses at the synchronization input of the register 17 relative to the moment of coincidence of the signal of the second sensor with the same signal of the first sensor delayed in the shift register. The greatest number n _m pulses from the total number n _o , ceteris paribus, the j-th counter 20 picks up in those cases when

_ → 0 i.e. when the moment of coincidence of the input signals is located symmetrically with respect to the nearest moments of arrival of clock pulses (in this case, due to phase errors ΔТ always n _m <n _o , taking into account the exclusion of the number of pulses arriving at counters 20 through coincidence element 11 and OR circuit 19). As a result, the difference Δn tends to its lower limit Δn _min . The smallest number of n _m pulses arrives at the jth counter and, accordingly, Δn tends to its upper limit Δn _max in cases where

_ → T / 2, i.e. when the coincidence of the input signals occurs at the time of the arrival of the next clock pulse. The limits Δn _min and Δn _max depend on the duration of the period T and the frequency division coefficient K.

Определение числа импульсов n_o, n_м и разности Δn позволяет оценить значение погрешности дискретизации Δθ=θ* -θ_o и исправить результат измерения путем введения в него соответствующей поправки. Значение Δθ оценивается либо на основе функциональной зависимости Δθ=Φ(n_o, n_м), либо путем сравнения фактической разности Δn с ее предельными Δn_мин, Δn_макс и промежуточными Δn_п значениями, например, исходя из условий:
если

(5)
когда

о

(6)
Взаимосвязь величин Δθ/Т и Δn поясняется графиками, приведенными на фиг. 5, где они показаны на двух интервалах задержки Т в пределах сдвига θ= 7,8 10,2 мс при изменении действительного значения сдвига θ_о через 0,1 Т, периоде тактовых импульсов Т 1 мс, коэффициенте деления К Т/Т_о 8, режимах измерения 1 (фиг. 5а) и 2 (фиг. 5б). Величина Δθ/Т для режима 2 (фиг. 5б) показана как в исходных пределах от 0 до -1, так и с учетом исправленных значений результата на величину Δθ_с/Т, т.е. в пределах от -0,5 до +0,5. При обоих режимах минимум значений Δn находится в той части периода Т, где погрешностьΔθ| меньше некоторого промежуточного (между 0 и Т/2) значенияΔθ_п| а максимум Δn в области, гдеΔθ_п|≲|Δθ|≲T/2. Величине Δθ_п соответствует определенное промежуточное значение Δn_п разности Δn. В приведенном примере значение величины Δn_п принято приблизительно равным Δn_п≈1/2 (Δn_мин +Δn_макс). Для режима 1 Δn_п1≈35, для режима 2Δn_п2≈45. Эти значения Δn_п в примере соответствуют промежуточному значению погрешности Δθ_п≈0,3 Т. Участки задержки θ, где 0≅|Δθ|<<|Δθ_п|≈0,3 Т, на фиг. 5 заштрихованы.The determination of the number of pulses n _o , n _m and the difference Δn allows us to estimate the value of the sampling error Δθ = θ * -θ _o and to correct the measurement result by introducing an appropriate correction into it. The value of Δθ is estimated either on the basis of the functional dependence Δθ = Φ (n _o , n _m ), or by comparing the actual difference Δn with its limiting Δn _min , Δn _max and intermediate Δn _p values, for example, based on the conditions:
if a

(5)
when

about

(6)
The relationship between Δθ / T and Δn is illustrated by the graphs shown in FIG. 5, where they are shown at two delay intervals T within the shift θ = 7.8 10.2 ms when the actual value of the shift θ _о changes after 0.1 T, the clock period T 1 ms, the division coefficient K T / T _about 8 , measurement modes 1 (Fig. 5a) and 2 (Fig. 5b). The value Δθ / T for mode 2 (Fig. 5b) is shown both in the initial range from 0 to -1, and taking into account the corrected values of the result by the value Δθ _s / T, i.e. ranging from -0.5 to +0.5. In both modes, the minimum of Δn values is in that part of the period T, where the error Δθ | less than some intermediate (between 0 and T / 2) Δθ _p | and the maximum Δn in the region where Δθ _p | ≲ | Δθ | ≲T / 2. The value Δθ _p corresponds to a certain intermediate value Δn _{p of the} difference Δn. In the above example, the value of Δn _{p is} taken to be approximately equal to Δn _p ≈ 1/2 (Δn _min + Δn _max ). For mode 1 Δn _n1 ≈35, for mode 2Δn _n2 ≈45. These values Δn _p in the example correspond to the intermediate error Δθ _p ≈ 0.3 T. The delay sections θ, where 0≅ | Δθ | << | Δθ _p | ≈ 0.3 T, in FIG. 5 are hatched.

В условиях приведенного выше примера (фиг. 3) при действительном сдвиге сигналов θ_о 8,20 мс значения разностей Δn₁ 33≈Δn_п1, Δn₂ 36 <Δnп₂. Это значит, что при режиме 1 значение погрешности результата θ*₍₁₎ 8,0 мс по условиям (5) составляетΔθ|≈Δθ_п≈0,3 мс, а при режиме 2 значение погрешности результата θ*₍₂₎ 8,5 мс по условиям (6) находится в пределах 0 <|Δθ|<<Δθ≈0,3 мс. Кроме того, учитывая, что согласно (3) jT <θ_o < (j + 1/2)T, т.е. 8,0 <θ_о < 8,5 мс, оценка θ*₍₃₎ 1/2[(8,0 + +0,3) + (8,5-0,3)]8,25±0,05 мс, а оценка Z* 34,2±0,3 м. При действительном сдвиге сигналов θ_о 8,65 мс (фиг. 4) значения разностей Δn₁ 36≈Δn_п1, Δn₂ 33≈Δn_мин. Следовательно, при режимах 1 и 2 значения погрешностей Δθ результатов θ *₍₁₎ 9,0 мс и θ *₍₂₎ 8,5 мс по условиям (5) приблизительно равны Δθ≈0,3 мс и нулю соответственно. Учитывая, что согласно выражению (4) (j 1/2)T < <θ_o < jT, т.е. 8,5 < θ_о < 9,0 мс, оценка θ*₍₄₎ 1/2[(9,0 0,3) + (8,5 + 0)] 8,6±0,1 мс, Δθ_д -0,05 мс, а оценка Z* 31,75±0,67 м, ΔZ_д 0,35 м. Пределы погрешности результата в обоих примерах сократились более чем в два раза по сравнению с указанными в табл. 1 и 2.In the context of the above example (FIG. 3) when the actual shift signals θ _about 8.20 ms difference values Δn ₁ 33≈Δn _n1, Δn ₂ 36 _<2 Δnp. This means that in mode 1 the value of the error of the result θ * ₍₁₎ 8.0 ms according to conditions (5) is Δθ | ≈Δθ _p ≈ 0.3 ms, and in mode 2 the value of the error of the result θ * ₍₂₎ 8.5 ms under conditions (6) is in the range 0 <| Δθ | << Δθ≈0.3 ms. In addition, given that, according to (3), jT <θ _o <(j + 1/2) T, i.e. 8.0 <θ _о <8.5 ms, estimate θ * ₍₃₎ 1/2 [(8.0 + +0.3) + (8.5-0.3)] 8.25 ± 0.05 ms, and the estimate Z * 34,2 ± 0,3 m. In actual shift signal θ _of 8.65 ms (FIG. 4) values of the differences Δn ₁ 36≈Δn _n1, Δn ₂ 33≈Δn _min. Therefore, under modes 1 and 2, the error values Δθ of the results θ * ₍₁₎ 9.0 ms and θ * ₍₂₎ 8.5 ms according to conditions (5) are approximately equal to Δθ≈0.3 ms and zero, respectively. Given that according to the expression (4) (j 1/2) T <<θ _o <jT, i.e. 8.5 <θ _о <9.0 ms, estimate θ * ₍₄₎ 1/2 [(9.0 0.3) + (8.5 + 0)] 8.6 ± 0.1 ms, Δθ _d -0.05 ms, and the estimate Z * 31.75 ± 0.67 m, ΔZ _d 0.35 m. The error margin of the result in both examples was reduced more than two times compared to those indicated in the table. 1 and 2.

При некоторых условиях погрешностьΔθ| может превысить величину Т/2, т.е. значение результата может иметь грубую погрешность измерения. ЕслиΔθ|> T/2, то значение разности Δn будет больше своего верхнего предела Δn_макс, характерного для данного режима и условий применения устройства. Признак Δn > Δn_макс может быть использован для браковки результата измерения при его обработке в блоке 29.Under some conditions, the error Δθ | may exceed T / 2, i.e. the value of the result may have a gross measurement error. EsliΔθ |> T / 2, the Δn value of the difference is more than its upper limit of Δn _max, characteristic for this mode and conditions of application of the device. The sign Δn> Δn _max can be used to reject the measurement result during its processing in block 29.

В случаях, когда вследствие недостаточной продолжительности входных сигналов общее число n_o импульсов меньше установленного порога, результат измерения блоком 29 не запоминается (как недостоверный), поскольку элемент 28 совпадения окажется закрытым нулевым сигналом с выхода схема или 27. Указанный порог устанавливается путем соответствующего подключения входов схемы ИЛИ 27 к информационным выходам счетчика 26.In cases where, due to the insufficient duration of the input signals, the total number n _{o of} pulses is less than the set threshold, the measurement result by block 29 is not remembered (as unreliable), since the coincidence element 28 will be closed by a zero signal from the output of the circuit or 27. The specified threshold is set by appropriately connecting the inputs circuit OR 27 to the information outputs of the counter 26.

Повышение точности обеспечивается благодаря измерениям при разном начальном смещении задерживаемого сигнала и оценке погрешности результата по величине разности чисел импульсов, накапливаемых за цикл измерения решающим устройством и одним из основных счетчиков. В итоге максимальное значение погрешности дискретности в четыре и более раза меньше по сравнению с прототипом при одном и том же количестве основных измерительных счетчиков. Improving accuracy is ensured through measurements at different initial biases of the delayed signal and the estimation of the result error by the difference in the number of pulses accumulated during the measurement cycle by the decider and one of the main counters. As a result, the maximum value of the discreteness error is four or more times lower compared to the prototype with the same number of main measuring counters.

Claims

1. A device for discrete control of the level of bulk materials in underground tanks, containing two seismic vibration sensors located at different distances from the underground tank and mechanically connected through the rock mass body, a measuring unit consisting of the first and second pulse shapers, the inputs of which are connected through the first and second inputs of the measuring unit to the first and second sensors of seismic vibrations, the first and second one-shot, two-input inverter, clock generator, frequency divider, shift register, coincidence elements, the number of which is three more than the number of discrete controlled levels, counters, the number of which is equal to the number of discrete controlled levels, a multi-input OR element, a decider and a trigger, and the output of the first driver is connected to the information of the shift register and the input the start of the first one-shot, the output of which is connected to the first input of the inverter, the output of the second driver is connected to the start input of the second one-shot, the output of which is connected through an inverter to the first input of a multi-input OR element, the output of which is connected to the zero input of the trigger, the installation input of which is connected to the output of the first coincidence element, the non-inverse output of the trigger is connected to the first input of the second coincidence element, the inverse output of the trigger is connected to the control input of the resolver and the first input the third element of matches, the second input of which is connected to the signal output of the deciding device, the third input of the third element of coincidence is connected to the output of the first the output of the second driver is connected to the second input of the second match element and the first input of the first match element, while the output of the generator is connected to the third input of the second match element and through the frequency divider to the clock input of the shift register, the outputs of which are connected to the first inputs of the remaining match elements, the second inputs of which are connected to the output of the second coincidence element, and the outputs are connected to the counting inputs of the counters, the overflow outputs of which are connected to various inputs of the multi-input a new OR element, moreover, the information outputs of the counters are connected to the information inputs of the resolver, and the output of the third coincidence element is connected to the inputs of zeroing the counters and the second input of the first coincidence element, characterized in that a phase correction block, a measurement mode switch, two-input OR circuits are introduced into it , the number of which is equal to the number of counters, and the fourth element of coincidence, the first, second and third inputs of which are connected to the inverter output, non-inverse trigger output and the generator output of pulses, respectively, the output of the fourth matching element is connected to the inputs of the OR circuits, the outputs of which are connected to the counting inputs of the counters, the signal input, the first and second clock inputs of the phase correction block are connected respectively to the output of the first pulse shaper, the input and output of the frequency divider, the output of the phase block correction is connected to the information input of the shift register through a switch of measurement modes, which is connected by another input to the output of the first pulse shaper, the second information input d resolver connected to the output of the second matching element, the clock input connected to the output of the pulse generator.

2. The device according to claim 1, characterized in that the phase correction block is made in the form of a pulse distributor, an OR circuit, and a matching element, the first and second inputs of which are the signal and first clock inputs of the phase correction block, respectively, the output of the matching element is connected to the counting input pulse distributor, the zeroing input of which is the second clock input of the phase correction block, the outputs of the highest bits of the pulse distributor are connected to the OR circuit, the output of which is the output of the phase corrector projections, the number of significant bits of the pulse distributor equal to K / 2 + 1, where the frequency ratio K pulses at its clock input.

3. The device according to claim 1, characterized in that the decisive device is made in the form of a unit for storing and processing the results, a pulse counter, the first, second and third coincidence elements, the first and second inverters, the first and second OR circuits, and the pulse distributor, the information input of the unit for storing and processing results, the counting input of the pulse counter and the combined second input of the first inverter and the second input of the third coincidence element are the first and second information inputs and input, respectively control device, the synchronization input of which is the input of the pulse distributor, which is connected through the second circuit OR to the combined third input of the third and second input of the first coincidence elements, the first output of the pulse distributor is connected through the first inverter to the first input of the first coincidence element, the second output of the pulse distributor is connected through the second element of coincidence with the unit for storing and processing results, the second information input of which is connected to the information moves of the pulse counter, the third output of the pulse distributor is connected to the input of zeroing the pulse counter, the information outputs of the highest digits of which are connected through the first OR circuit to the second input of the second coincidence element, the fourth output of the pulse distributor is the sianal output of the resolver and connected through the second inverter and the third coincidence element with the second scheme OR.