RU2055395C1

RU2055395C1 - Sign correlation meter

Info

Publication number: RU2055395C1
Authority: RU
Inventors: О.К. Филиппов; Н.Л. Новогрудская; Е.П. Колмаков; В.А. Федотов
Original assignee: Центральный научно-исследовательский институт "Гранит"
Priority date: 1992-04-20
Filing date: 1992-04-20
Publication date: 1996-02-27

Abstract

FIELD: computer engineering. SUBSTANCE: device converts signals from random functions X(t), Y(t) to signals sign X(t), sign Y(t), traces their change in interval T with step Δ, and computes n values of sign correlation function

Description

Изобретение относится к вычислительной и измерительной технике и может быть использовано в радиолокации и радионавигации для решения задач распознавания сигналов, отличающихся интервалом корреляции. The invention relates to computing and measuring equipment and can be used in radar and radio navigation to solve problems of recognition of signals that differ in the correlation interval.

Известно устройство, содержащее 2 усилителя-ограничителя, 2 элемента И, элемент НЕ, триггер, генератор импульсов, ключ, 2 счетчика, управляемый делитель и одновибратор [1] Сущность работы устройства состоит в оценке вероятности смены знака исследуемого процесса Х(t) с последующим переходом к оценке автокорреляционной функции за счет использования дополнительной аппаратуры. Работа устройства заключается в преобразовании входного сигнала Х(t) в функцию вида sing X(t) за счет использования усилителя-ограничителя. A device is known that contains 2 limiter amplifiers, 2 AND elements, a NOT element, a trigger, a pulse generator, a key, 2 counters, a controlled divider and a single vibrator [1] The essence of the device is to assess the probability of a change in the sign of the process X (t) with the subsequent the transition to the evaluation of the autocorrelation function through the use of additional equipment. The operation of the device is to convert the input signal X (t) to a function of the form sing X (t) through the use of an amplifier-limiter.

Сигнал, превысивший порог с выхода усилителя-ограничителя, с уровнем лог. "1" подается на один из элементов И, а с уровнем лог. "0" через элемент НЕ подается на другой элемент И, на вторые входы которых подаются тактовые импульсы с выхода генератора. В зависимости от знака сигнала Х(t) на выходах элементов И будет появляться тактовый импульс, который будет воздействовать на триггер. Каждый раз в момент смены состояния триггера одновибратор будет формировать импульс, а за интервал анализа Т n импульсов, которые подсчитываются первым счетчиком. Второй счетчик отсчитывает интервал анализа Т, состоящий из N тактовых импульсов. The signal that exceeded the threshold from the output of the amplifier-limiter, with a log level. "1" is fed to one of the elements And, and with the level of the log. "0" through the element is NOT supplied to another AND element, to the second inputs of which clock pulses are fed from the output of the generator. Depending on the sign of the signal X (t), a clock pulse will appear at the outputs of the AND elements, which will affect the trigger. Each time at the moment the trigger changes state, the one-shot will generate a pulse, and for the analysis interval T n pulses, which are counted by the first counter. The second counter counts the analysis interval T, consisting of N clock pulses.

Однако это устройство не позволяет определять значения автокорреляционной функции (вероятности совпадения знаков) с различными значениями интервала корреляции, если время выборки анализируемого процесса соответствует времени изменения периода повторения генератора тактовых импульсов. Этот недостаток не позволяет использовать данное устройство для анализа процесса в условиях ограничения стационарности входного сигнала. However, this device does not allow determining the values of the autocorrelation function (probability of coincidence of signs) with different values of the correlation interval, if the sampling time of the analyzed process corresponds to the time of changing the repetition period of the clock generator. This disadvantage does not allow the use of this device to analyze the process under conditions of limiting the stationarity of the input signal.

Наиболее близким к изобретению по своей технической сущности является знаковый коррелометр (2), содержащий два усилителя-ограничителя, генератор тактовых импульсов, два инвертора, два элемента И, два элемента задержки, элемент сравнения, состоящий из двух элементов И и одного элемента ИЛИ, делитель частоты, два счетчика, ключ, переключатель, одновибратор и триггер. Нахождение оценки вероятности смены знаков (знаковой корреляционной функции) производится путем подсчета импульсов, соответствующих смене знаков сигнала Y относительно сигнала Х, при этом определяется вероятность этого события, по которой может быть найден взаимный корреляционный момент. Closest to the invention in its technical essence is a sign correlometer (2), containing two limiter amplifiers, a clock pulse generator, two inverters, two AND elements, two delay elements, a comparison element consisting of two AND elements and one OR element, a divider frequencies, two counters, a key, a switch, a single vibrator and a trigger. The estimation of the probability of changing the signs (sign correlation function) is found by counting the pulses corresponding to the change of signs of the signal Y relative to signal X, and the probability of this event is determined by which the mutual correlation moment can be found.

Известно, что в радиолокации и радионавигации съем значений (запись) отраженного сигнала производится каждый период зондирования в квантах дальности формируемой зоны обнаружения. Практически это означает, что для анализа используется пачка импульсов, которая расположена на определенном временном интервале, определяемом шириной диаграммы направленности антенны. Известное устройство огранизовано таким образом, что позволяет производить для одного интервала корреляции вычисление значения автокорреляционной или взаимокорреляционной функций во время поступления анализируемого процесса, определяемого незначительным количеством импульсов, вычисляемым по формуле N

, где Q

\binom{o}{β}

ширина ДН; Fn частота повторения зондирующих импульсов; Ω скорость вращения ДН.It is known that in radar and radio navigation, the values (recording) of the reflected signal are recorded (recorded) every sounding period in range quanta of the formed detection zone. In practice, this means that the analysis uses a burst of pulses, which is located on a certain time interval, determined by the width of the antenna pattern. The known device is limited in such a way that allows for one correlation interval to calculate the value of the autocorrelation or cross-correlation functions during the arrival of the analyzed process, determined by a small number of pulses, calculated by the formula N

where Q

\binom{o}{β}

beam width; Fn probe pulse repetition rate; Ω the speed of rotation of the DN.

Однако при решении задачи распознавания, требующей определения интервала корреляции, необходимо иметь несколько ординат корреляционной функции. Указанное устройство не позволяет в случае совпадения времени выборки случайного процесса с временем изменения перестройки генератора тактовых импульсов получить несколько оценок вероятности смены знаков во время поступления анализируемого процесса, что приводит к снижению точности оценки корреляционной функции в условиях ограничения стационарности процесса. However, when solving the recognition problem, which requires determining the correlation interval, it is necessary to have several ordinates of the correlation function. The specified device does not allow in case of coincidence of the sampling time of a random process with the time of the change in the tuning of the clock pulse generator to obtain several estimates of the probability of sign changes during the arrival of the analyzed process, which leads to a decrease in the accuracy of the estimation of the correlation function in the conditions of limiting the stationarity of the process.

Сущность изобретения заключается в анализе значений случайного процесса Х(t) с частотой F

, с целью получения оценки знаковой автокорреляционной или взаимокорреляционной функции по вероятности совпадения знаков. Для чего входной процесс дискретизируется по времени, нормируется по амплитуде по правилу, определяемому функцией sing X(t), равной sing X(t) 1 при Х > 0 и sing X(t) 0 при Х < 0, и преобразуется в параллельный N разрядный код, где каждый бит представляет информацию входного процесса, взятого с интервалом Δ t. Первое значение вероятности смены знаков, также как и последующие значения, определяются вычисляются вычислением по закону Булевой алгебры произведения N разрядного входного процесса и его сдвинутой копией с одновременным накоплением, как результата их совпадения со знаком минус. Значения результатов вычисления, полученные в процессе нахождения очередного значения вероятности совпадения знаков, усредненные по интервалу обработки N n, где n количество сдвигов, соответствующих интервалу корреляции, представляют оценку знаковой корреляционной функции анализируемого процесса с различными (n) интервалами корреляции.The invention consists in analyzing the values of the random process X (t) with a frequency F

, in order to obtain an estimate of the sign autocorrelation or cross-correlation function according to the probability of coincidence of signs. For this, the input process is discretized in time, normalized in amplitude according to the rule determined by the function sing X (t) equal to sing X (t) 1 for X> 0 and sing X (t) 0 for X <0, and converted to parallel N bit code, where each bit represents information of the input process taken with an interval Δ t. The first value of the probability of changing the signs, as well as the subsequent values, are determined by calculating, according to the Boolean algebra law, the product N of the bit input process and its shifted copy with simultaneous accumulation, as a result of their coincidence with the minus sign. The values of the calculation results obtained in the process of finding the next value of the probability of coincidence of signs averaged over the processing interval N n, where n is the number of shifts corresponding to the correlation interval, represent an estimate of the sign correlation function of the analyzed process with different (n) correlation intervals.

Техническим преимуществом предлагаемого устройства перед известными техническими решениями и устройством- прототипом является повышение точности оценки вероятности смены знаков исследуемого процесса за счет измерения m ее значений в условиях ограничения стационарности исследуемого процесса при одновременном вычислении оценки знаковой корреляционной функции. The technical advantage of the proposed device over the known technical solutions and the prototype device is to increase the accuracy of estimating the probability of changing the signs of the process under study by measuring m of its values under conditions of limiting the stationarity of the process under study while calculating the estimate of the sign correlation function.

Технический эффект от использования предлагаемого изобретения может быть подтвержден следующим обоснованием. The technical effect of the use of the invention can be confirmed by the following justification.

Нахождение нескольких значений корреляционной функции обычно сводится к определению R (τ) в N равноотносящих точках, разделенных шагом задержки Δτ (интервалом корреляции). Обычно вычисления R(τ) производят до тех пор, пока R(τ_max) 0,05 R(0). Число ординат m корреляционной функции определяется через τ_max исследуемого процесса и из соотношения
m

+1 (1)
Известно, что Δτ определяется практически лишь допустимой погрешностью аппроксимации корреляционной функции и верхней частотой спектра, т.е.Finding several values of the correlation function usually comes down to determining R (τ) at N equidistant points separated by a delay step Δτ (correlation interval). Usually, R (τ) is calculated until R (τ _max ) 0.05 R (0). The number of ordinates m of the correlation function is determined through τ _{max of} the process under study and from the relation
m

+1 (1)
It is known that Δτ is determined practically only by the allowable error of approximation of the correlation function and the upper frequency of the spectrum, i.e.

Δτ

(2) где σ_a погрешность аппроксимации.Δτ

(2) where σ _{a is the} approximation error.

Подставив (2) в (1)
m

(3)
Таким образом из (3) следует, что можно повысить точность определения оценки корреляционной функции за счет увеличения вычисления количества (m ) ординат корреляционной функции при фиксированном количестве значений исследуемого процесса, взятого для анализа корреляционной функции.Substituting (2) into (1)
m

(3)
Thus, it follows from (3) that it is possible to increase the accuracy of determining the estimate of the correlation function by increasing the calculation of the number (m) of ordinates of the correlation function for a fixed number of values of the process under study, taken for analysis of the correlation function.

На фиг. 1 представлен знаковый коррелометр, где показаны вход 1 данных установки начальных условий, вход 2 синхронизации, вход 3 запуска устройства, вход 4 случайной функции Х(t), вход 5 случайной функции Y(t), вход 6 синхронизации, генератор 7 тактовых импульсов, усилитель-органичитель 8 (например, ИМС 521СА4), сдвигающий регистр 9, усилитель-ограничитель 10 (например, ИМС 521СА4), сдвигающий регистр 11, регистр 12, счетчик 13, триггер 14, сдвигающий регистр 15, сдвигающий регистр 16, блок 17 управления, элемент 18 сравнения, элемент 19 определения большего числа, счетчик 20, дешифратор "0" 21, элемент 22 сравнения, элемент И 23, элемент И 24, реверсивный счетчик 25, блок 26 деления, выход 27 данных значений вероятности совпадения знаков и выход 28 данных значений корреляционной функции. In FIG. 1 represents a sign correlometer, where input 1 of the initial setting data is shown, synchronization input 2, device start-up input 3, random function X (t) input 4, random function Y (t) input 5, synchronization input 6, clock generator 7, organic amplifier 8 (e.g., IC 521CA4), shift register 9, amplifier-limiter 10 (e.g., IC 521CA4), shift register 11, register 12, counter 13, trigger 14, shift register 15, shift register 16, control unit 17 , a comparison element 18, a larger number determination element 19, a counter 20, eshifrator "0" 21, comparison element 22, AND gate 23, AND gate 24, reversible counter 25, dividing unit 26, the output 27 of data values of the probability of coincidence of signs and output 28 of data values of the correlation function.

На фиг. 2 представлен пример реализации блока 26 деления, где показаны мультиплексор 29 (например, ИМС 533КП11), первый магистральный передатчик 30 (ИМС 559ИП1), шифратор 31, делитель-умножитель 32 (например, БИС 1802ВР2) и магистральный передатчик 33 (ИМС 559ИП1). In FIG. 2 shows an example implementation of a division unit 26, which shows a multiplexer 29 (for example, IC 533KP11), a first trunk transmitter 30 (IC 559IP1), an encoder 31, a divider-multiplier 32 (for example, LSI 1802BP2) and a trunk transmitter 33 (IC 559IP1).

На фиг. 3 представлен блок 17 управления, где также показаны элементы И 34-37, элемент ИЛИ 38, элементы И 39-43, элементы ИЛИ 44-47, регистр 48, элемент И 49 и элемент ИЛИ 50. In FIG. 3, a control unit 17 is shown, where AND elements 34-37, OR element 38, AND elements 39-43, OR elements 44-47, register 48, AND element 49, and OR element 50 are also shown.

Знаковый коррелометр содержит генератор 7 тактовых импульсов, усилитель-ограничитель 8, вход которого является входом 4 устройства Х(t), усилитель-ограничитель 10, вход которого является входом 5 устройства Y(t), сдвигающие регистры 9 и 11, два двухвходовых элемента И 23 и 24, триггер 14, два счетчика 13 и 20, первый элемент 22 сравнения 22, сдвигающие регистры 15 и 16, реверсивный счетчик 25, дешифратор "0" 21, регистр 12, элемент 18 сравнения, элемент 19 определения большего числа, блок 26 деления и блок 17 управления, первый вход которого соединен с входами блокировки синхронизации параллельного входа сдвигающих регистpов 15 и 16 и выходом триггера 14, вход синхронизации которого соединен с выходом генератора 7 тактовых импульсов, входами синхронизации сдвигающих регистров 9 и 11, входами синхронизации параллельного входа сдвигающих регистров 15 и 16, входом синхронизации блока 26 деления и входом синхронизации блока 17 управления, второй вход которого соединен с сигнальным выходом блока 26 деления, вход загрузки которого соединен шестым выходом блока 17 управления, седьмой выход которого соединен с входом блока 26 деления, вход чтения которого соединен с восьмым выходом блока 17 управления, первый выход которого соединен с входом установки нуля реверсивного счетчика 25 и с вычитающим входом счетчика 13, параллельный выход которого соединен с вторым входом элемента 18 сравнения, с входом аргумента меньшего числа элемента 19 определения большего числа, с входом аргумента делителя блока 26 деления, вход аргумента делимого которого соединен с выходом 27 данных значения вероятности совпадения знаков, который является выходом реверсивного счетчика 25, вычитающий вход которого соединен с выходом элемента И 23, первый вход которого соединен с инверсным выходом элемента 22 сравнения, прямой выход которого соединен с первым входом элемента И 24, второй вход которого соединен с вторым входом элемента И 23 и с пятым выходом блока 17 управления, четвертый вход которого соединен с выходом элемента 19 определения большего числа, вход аргумента большего числа которого соединен с входом дешифратора "0" 21 и параллельным выходом счетчика 20, суммирующий вход которого соединен с входом синхронизации последовательного входа сдвигающего регистра 16 и четвертым выходом блока 17 управления, третий выход которого соединен с входом синхронизации последовательного входа сдвигающего регистра 15, последовательный выход которого соединен с его последовательным входом и первым входом элемента 22 сравнения, второй вход которого соединен с последовательным входом и последовательным выходом сдвигающего регистра 16, параллельный вход которого соединен с параллельным выходом сдвигающего регистра 11, последовательный вход которого соединен с выходом усилителя-ограничителя 10, а выход усилителя-ограничителя 8 соединен с последовательным входом сдвигающего регистра 9, параллельный выход которого соединен с параллельным входом сдвигающего регистра 15, при этом параллельный выход регистра 12 соединен с первым входом элемента 18 сравнения, выход которого соединен с третьим входом блока 17 управления, пятый вход которого соединен с выходом дешифратора "0" 21, а второй выход блока 17 управления соединен с входами установки нуля счетчика 13 и триггера 14, выход элемента И 24 соединен с суммирующим входом реверсивного счетчика 25, при этом вход 1 данных является параллельным входом регистра 12, вход синхронизации которого является первым входом 2 сигнала синхронизации знакового коррелометра, при этом параллельный выход блока 26 деления является выходом 28 данных значений корреляционной функции знакового коррелометра, шестой вход блока 17 управления является вторым входом 6 синхронизации, а вход триггера 14 является входом 3 запуска устройства. Sign correlometer contains a clock generator 7, an amplifier-limiter 8, the input of which is the input 4 of the device X (t), an amplifier-limiter 10, the input of which is the input 5 of the device Y (t), shift the registers 9 and 11, two two-input elements And 23 and 24, trigger 14, two counters 13 and 20, first element 22 of comparison 22, shift registers 15 and 16, reversible counter 25, descrambler "0" 21, register 12, element 18 of comparison, element 19 for determining a larger number, block 26 division and control unit 17, the first input of which is connected to the inputs of the lock synchronization of the parallel input of the shift registers 15 and 16 and the output of the trigger 14, the synchronization input of which is connected to the output of the generator 7 clock pulses, the synchronization inputs of the shift registers 9 and 11, the synchronization inputs of the parallel input of the shift registers 15 and 16, the synchronization input of the division unit 26 and the synchronization input control unit 17, the second input of which is connected to the signal output of the division unit 26, the loading input of which is connected to the sixth output of the control unit 17, the seventh output of which is connected to the input of the unit A division window 26, the read input of which is connected to the eighth output of the control unit 17, the first output of which is connected to the zero-setting input of the reverse counter 25 and to the subtracting input of the counter 13, whose parallel output is connected to the second input of the comparison element 18, with the input of the argument of a smaller number of elements 19 determining a larger number, with the input of the divisor argument of the division unit 26, the input of the divisible argument of which is connected to the output 27 of the data of the probability of coincidence of signs, which is the output of the reversible counter 25, you the reading input of which is connected to the output of the AND element 23, the first input of which is connected to the inverse output of the comparison element 22, the direct output of which is connected to the first input of the And 24 element, the second input of which is connected to the second input of the And element 23 and the fifth output of the control unit 17, the fourth input of which is connected to the output of the element for determining a larger number, the input of the argument of which is connected to the input of the decoder "0" 21 and the parallel output of the counter 20, the summing input of which is connected to the synchronization input the input of the shift register 16 and the fourth output of the control unit 17, the third output of which is connected to the synchronization input of the serial input of the shift register 15, the serial output of which is connected to its serial input and the first input of the comparison element 22, the second input of which is connected to the serial input and serial output the shift register 16, the parallel input of which is connected to the parallel output of the shift register 11, the serial input of which is connected to the output amplifies the fir-limiter 10, and the output of the amplifier-limiter 8 is connected to the serial input of the shift register 9, the parallel output of which is connected to the parallel input of the shift register 15, while the parallel output of the register 12 is connected to the first input of the comparison element 18, the output of which is connected to the third input control unit 17, the fifth input of which is connected to the output of the decoder "0" 21, and the second output of control unit 17 is connected to the inputs of the zero setting of counter 13 and trigger 14, the output of element And 24 is connected to the summing input of the roar a dividing counter 25, while the data input 1 is a parallel input of the register 12, the synchronization input of which is the first input 2 of the synchronization signal of the sign correlometer, while the parallel output of the division unit 26 is the output 28 of the data of the correlation function of the sign correlometer, the sixth input of the control unit 17 is the second input 6 synchronization, and the input of the trigger 14 is the input 3 of the launch device.

Знаковый коррелометр работает следующим образом. Sign correlometer works as follows.

Усилитель-ограничитель 8 преобразует входной сигнал функции Х(t) в двухуровневый сигнал функции sing X(t), логическая "1" которого соответствует положительному значению сигнала, логический "0" отрицательному значению. Задним фронтом тактовых импульсов генератора 7 значение этого сигнала сдвигается в регистре 9. The amplifier-limiter 8 converts the input signal of the function X (t) into a two-level signal of the function sing X (t), the logical "1" of which corresponds to a positive value of the signal, the logical "0" to a negative value. The trailing edge of the clock pulses of the generator 7, the value of this signal is shifted in register 9.

Передним фронтом каждого тактового импульса значение регистра 9 переписывается в регистр 15, таким образом в регистре 9 каждый дискретный момент времени хранится измеренное значение функции Х(t) в интервале Т N Δ t, где N число разрядов регистра 9 и регистра 15; Δ t квант времени измерения функции, равный периоду следования тактовых импульсов. Такие же функции выполняет усилитель-ограничитель 10, регистр 11 и регистр 16 для функции Y(t). The leading edge of each clock pulse corresponds to the value of register 9 in register 15, thus, in register 9, each discrete moment of time stores the measured value of the function X (t) in the interval T N Δ t, where N is the number of bits of register 9 and register 15; Δ t is the quantum of time of the measurement of the function, equal to the period of repetition of clock pulses. The same functions are performed by the amplifier-limiter 10, register 11 and register 16 for the function Y (t).

Началу измерений предшествует начальная установка "0", которая устанавливает в нулевое состояние счетчик 13, счетчик 20 и блок 17 управления (цепи начальной установки, чтобы не загромождать чертеж не указаны) и запись значения N n в регистр 12, которая производится установкой кода на выходе 1 данных установки начальных условий и подачей сигнала на вход 2 синхронизации. The beginning of the measurements is preceded by the initial setting "0", which sets the counter 13, the counter 20 and the control unit 17 to zero (the initial setup circuits are not indicated to not clutter the drawing) and the value N n is written to register 12, which is done by setting the output code 1 of the installation data of the initial conditions and applying a signal to synchronization input 2.

Измерения начинаются подачей сигнала на вход 3 сигнала запуска. Это приводит к тому, что задний фронт тактового импульса устанавливает в "1" триггер 14, который блокирует перезапись значений функций Х(t) и Y(t) в сдвигающие регистры 15 и 16, попадая на первый вход блока управления, производит его запуск. Measurements begin by applying a signal to input 3 of the trigger signal. This leads to the fact that the trailing edge of the clock pulse sets the trigger 14 to "1", which blocks the overwriting of the values of the functions X (t) and Y (t) in the shift registers 15 and 16, getting to the first input of the control unit, starts it.

Временная диаграмма блока 17 управления разбита на такты t₁-t₈, причем первый выход возбуждения в такте t₁, второй в такте t₇, третий в такте t₃, четвертый тактах t₁ и t₃, пятый в такте t₂, шестой такте t₅, седьмой в такте t₆, восьмой в такте t₇, девятый в такте t₈.The timing diagram of the control unit 17 is divided into measures t ₁ -t ₈ , with the first excitation output in cycle t ₁ , the second in cycle t ₇ , the third in cycle t ₃ , the fourth cycle t ₁ and t ₃ , the fifth in cycle t ₂ , sixth measure t ₅ , seventh in measure t ₆ , eighth in measure t ₇ , ninth in measure t ₈ .

Работа блока управления после его запуска начинается с того, что вырабатывается такт t₁, на его первом, четвертом выходах, при этом происходит установка "0" реверсивного счетчика 25, вычитается единица из счетчика 13, где устанавливается код N 1 и сдвигается код в сдвигающем регистре 16 на один разряд, в результате чего, начиная с последующего разряда, регистрах 15 и 16 размещаются значения функций: X(t₁), Y(t₁ + +τ₁); Х(t₂), Y(t₂ +τ₁); X(t_N-1), Y(t_N-1 +τ₁), при этом на последовательных выходах этих регистров значения функций Х(t₁), Y(t₁ + +τ₁), которые поступают на входы первого элемента сравнения, выходы которого принимают значения: прямой выход имеет значения X(t₁) Y(t₁+τ₁) ∨

инверсный выход X(t₁)

∨

Y(t₁+τ₁), тактом t₂ эти выходы окрашиваются через элементы И 23 и 24 и формируется импульс в зависимости от значений этих выходов на суммирующий или вычитающий вход реверсивного счетчика 25.The operation of the control unit after its start begins with the generation of cycle t ₁ at its first and fourth outputs, at the same time setting of “0” of the reverse counter 25, the unit is subtracted from the counter 13, where the code N 1 is set and the code is shifted in the shift register 16 for one bit, as a result of which, starting from the subsequent discharge, the

registers

15 and 16 contain the values of the functions: X (t ₁ ), Y (t ₁ + + τ ₁ ); X (t ₂ ), Y (t ₂ + τ ₁ ); X (t _N-1 ), Y (t _N-1 + τ ₁ ), and at the serial outputs of these registers the values of the functions X (t ₁ ), Y (t ₁ + + τ ₁ ), which are received at the inputs of the first element comparison, the outputs of which take values: the direct output has the values X (t ₁ ) Y (t ₁ + τ ₁ ) ∨

inverse output X (t ₁ )

∨

Y (t ₁ + τ ₁ ), cycle t ₂ these outputs are colored through the elements And 23 and 24 and a pulse is formed depending on the values of these outputs on the summing or subtracting input of the reverse counter 25.

В такте t производится сдвиг кодов регистров 15 и 16 на один разряд, в последних разрядах регистров при этом устанавливаются соответственно значения Х(t₂), Y(t₂ + +τ₁). Далее подается импульс на вход второго счетчика 20 и как в предыдущем случае в такте t₂ подается импульс на суммирующий или вычитающий вход реверсивного счетчика.In step t, the codes of the registers 15 and 16 are shifted by one bit; in the last bits of the registers, the values X (t ₂ ), Y (t ₂ + + τ ₁ ) are set accordingly. Next, a pulse is supplied to the input of the second counter 20 and, as in the previous case, in step t ₂ , a pulse is supplied to the summing or subtracting input of the reverse counter.

Цикл, включающий в себя сдвиг разрядов регистров 15 и 16, суммирование импульсов сдвига на счетчике 20 и накопление суммы в реверсивном счетчике 25 продолжается до тех пор, пока сохраняется неравенство С > D, где С значение счетчика 20, равное N i, D значение первого счетчика 13, равное N 1, при этом в реверсивном счетчике накапливается значение

sign X(t_i) sign X(t_i+τ₁), равное вероятности cовпадения знаков

(

,

i

(

gn X(t_i+τ₁)
Нарушение соотношения С > D выявляется элементом 19 определения большего числа, воздействие сигнала с выхода которого на блок 17 управления, приводит к тому, что в последний пропускает такт t₂ и продолжает вырабатывать в такте t₃ импульсы регистров 15 и 16 до тех пор, пока не будет выдано N импульсов, при этом второй счетчик 20 сбросится в ноль, что выявляется дешифратором "0" 21, а регистры 15 и 16 будут приведены в исходное состояние с значениями последних разрядов sing X(t₁), sing Y(t₁ +τ₁), а блок 17 управления под воздействием выходного сигнала дешифратора "0" 21 в такте t₅ выдает в блок 26 деления сигнал загрузки, которым в блок 26 деления записывается аргумент делимого cо знаковым разрядом с реверсивного счетчика, равный

sign X(t_i) * sign Y(t_i+τ₁) и аргумент делителя с первого счетчика, равный N 1. В такте t₆вырабатывается импульс деления и после окончания операции деления, определяемого сигналом готовности блока деления 26 в такте t₇вырабатывается сигнал чтения блока 26 деления, которым результат деления, равный K_xy(τ₁)

sign(t_i) * sign(t_i+τ₁), устанавливается на выходе 28 устройства.The cycle, including the shift of the bits of the

registers

15 and 16, the summation of the shift pulses at the counter 20 and the accumulation of the sum in the reverse counter 25 continues until the inequality C> D remains, where C is the value of the counter 20, equal to N i, D is the value of the first counter 13, equal to N 1, while the value is accumulated in the reverse counter

sign X (t _i ) sign X (t _i + τ ₁ ), equal to the probability of coincidence of the signs

(

,

i

(

gn X (t _i + τ ₁ )
Violation of the ratio C> D is detected by the element 19 for determining a larger number, the effect of the signal from the output of which on the control unit 17, leads to the fact that it misses beat t ₂ at the last and continues to generate pulses of

registers

15 and 16 in beat t ₃ until no N pulses will be issued, while the second counter 20 will be reset to zero, which is detected by the decoder "0" 21, and

registers

15 and 16 will be restored to the initial state with the values of the last digits sing X (t ₁ ), sing Y (t ₁ + τ ₁ ), and the control unit 17 under the influence of the output signal of the decoder "0" 21 in step t ₅ gives a download signal to block 26 of division, which in block 26 of division records the argument of the dividend with a sign bit from the reverse counter, equal to

sign X (t _i ) * sign Y (t _i + τ ₁ ) and the divisor argument from the first counter, equal to N 1. In step t ₆ , a division pulse is generated even after the completion of the division operation, determined by the ready signal of division unit 26 in step t ₇ a read signal is generated for the division block 26, by which the division result equal to K _xy (τ ₁ )

sign (t _i ) * sign (t _i + τ ₁ ), is installed at the output 28 of the device.

Затем начинается вычисление следующего значения функции K_xy

sign X(t₁) * sign Y(t₁+τ₂), начиная с так-та t₁.Then begins the calculation of the next value of the function K _xy

sign X (t ₁ ) * sign Y (t ₁ + τ ₂ ), starting with the clock t ₁ .

После вычисления значения функции K_xy

sign X(t₁) * sign Y(t₁+τ_n), в такте t₇ выдается сигнал установки нуля триггера 14 и счетчика 13, при этом изменение уровня сигнала на выходе триггера 14 свидетельствует об окончании вычислений функции K_xy(τ_n)

sign X(t₁) sign Y(t₁+τ_n), при этом происходит разблокировка записи функции sing X(t_i) и sing Y(t_i) в регистры 15 и 16.After calculating the value of the function K _xy

sign X (t ₁ ) * sign Y (t ₁ + τ _n ), at step t ₇ , the zero signal of trigger 14 and counter 13 is output, while a change in the signal level at the output of trigger 14 indicates the end of the calculation of the function K _xy (τ _n )

sign X (t ₁ ) sign Y (t ₁ + τ _n ), at the same time, the recording of the functions sing X (t _i ) and sing Y (t _i ) is unblocked in

registers

15 and 16.

Блок 17 управления функционирует следующим образом. В исходном состоянии регистр 48 находится в "0". Выход элемента И 34, на инверсные входы которого поступают нулевые значения разрядов регистра 48, находится в состоянии "1". При возбуждении первого входа блока управления на всех входах элемента И 35 устанавливаются значения "1" и через первый элемент ИЛИ возбуждается вход первого разряда регистра 48, передним фронтом импульса синхронизации в первый разряд записывается "1", при этом выходы элемента И 34, элемента И 35, элемента ИЛИ 44 и вход первого разряда регистра 48 имеют значение "0", а вход второго разряда регистра 48 имеет значение "1", при этом вырабатываются сигналы первого такта t₁ и возбуждаются первый и четвертый выходы блока управления. Следующим синхроимпульсом записывается"0" в первый разряд регистра 48 и "1" во второй разряд, вход третьего разряда имеет значение "1", в остальных разрядах "0", вырабатывается такт t₂, поэтому возбуждается пятый выход блока 17 управления. Следующим синхроимпульсом записывается "1" в третий разряд регистра 48, возбуждаются третий и четвертый выходы.The control unit 17 operates as follows. In the initial state, register 48 is at “0”. The output of the element And 34, on the inverted inputs of which there are zero values of the bits of the register 48, is in the state "1". When the first input of the control unit is excited at all inputs of the AND 35 element, the values are set to "1" and the first bit of the register 48 is activated through the first OR element, the leading edge of the synchronization pulse writes "1", while the outputs of the And 34 element, And 35, the OR element 44 and the input of the first bit of the register 48 are set to "0", and the input of the second bit of the register 48 is set to "1", the signals of the first clock cycle t _{1 are} generated and the first and fourth outputs of the control unit are excited. The next clock pulse writes "0" to the first bit of register 48 and "1" to the second bit, the input of the third bit has the value "1", in the remaining bits "0", the clock cycle t _{2 is} generated, so the fifth output of the control unit 17 is excited. The next clock pulse writes "1" to the third bit of register 48, the third and fourth outputs are excited.

При отсутствии сигнала на пятом и четвертом входах записывается "1" в четвертый разряд регистра и повторяется такт t₃. При отсутствии сигнала на пятом и наличии сигнала на четвертом входе повторяются такты t₂ и t₃, а при наличии сигнала на пятом входе блока управления записывается "1" в пятый разряд регистра 48, вырабатываются сигналы такта t₅ и возбуждается шестой выход блока 17 управления, следующим синхроимпульсом вырабатывается сигнал такта t₆, т.е. записывается "1" в шестой разряд регистра 48 и возбуждается седьмой выход блока 17 управления. При появлении сигнала на втором входе блока 17 управления передним фронтом синхроимпульса записывается "1" в седьмой разряд регистра 48, вырабатывается такт t₇ и возбуждается восьмой выход блока 17 управления.In the absence of a signal at the fifth and fourth inputs, “1” is written to the fourth bit of the register and cycle t _{3 is} repeated. In the absence of a signal at the fifth and the presence of a signal at the fourth input, t ₂ and t ₃ cycles are repeated, and if there is a signal at the fifth input of the control unit, “1” is written to the fifth bit of register 48, t ₅ cycle signals are generated and the sixth output of the control unit 17 is excited , the next clock pulse generates a clock signal t ₆ , i.e. "1" is written in the sixth bit of register 48 and the seventh output of the control unit 17 is excited. When a signal appears at the second input of the leading edge control block 17, the clock is written “1” in the seventh bit of register 48, a clock cycle t _{7 is} generated and the eighth output of the control unit 17 is excited.

В этом же такте при наличии сигналов на третьем и шестом входах блока 17 управления возбуждается второй выход блока 17 управления. Следующим синхроимпульсом вырабатывается такт t₈. Этим же синхроимпульсом при наличии сигнала на шестом и отсутствии на третьем входах блока 17 управления записывается "1" в первый разряд регистра 48 с повторением соответствующих тактов, а при наличии сигналов на третьем и шестом входах блока 17 управления в седьмой разряд регистр 48 записывается "0". Таким образом разряды регистра 48 оказываются в нулевом состоянии, которое соответствует исходному состоянию блока 17 управления.In the same cycle, when there are signals at the third and sixth inputs of the control unit 17, the second output of the control unit 17 is excited. The next clock pulse produces a clock cycle t ₈ . With the same clock pulse in the presence of a signal at the sixth and absence at the third inputs of the control unit 17, “1” is written to the first bit of the register 48 with the repetition of the corresponding clocks, and if there are signals at the third and sixth inputs of the control unit 17, the register 48 is written “0 " Thus, the bits of the register 48 are in the zero state, which corresponds to the initial state of the control unit 17.

Используя существующую технологию, элементную базу и материалы, предлагаемое устройство сравнительно легко может быть изготовлено в производстве, что характеризует объект изобретения как промышленно применимый. Using existing technology, element base and materials, the proposed device can be relatively easily manufactured in production, which characterizes the object of the invention as industrially applicable.

Был изготовлен образец предлагаемого устройства, испытания которого подтвердили достижение указанного технического эффекта. A sample was made of the proposed device, tests of which confirmed the achievement of the specified technical effect.

Claims

1. A SIGNED CORRELOMETER containing a clock generator, first and second shift registers, two AND elements, two counters, a trigger, and first and second limiter amplifiers, the inputs of which are the first and second information inputs of the correlometer, characterized in that they are introduced into it third and fourth shift registers, reversible counter, decoder "0", register, first and second elements of comparison, element for determining a larger number, division unit and control unit, the first input of which is connected to the inputs of the unit synchronization timing of the parallel input of the third and fourth shift registers and with a direct trigger output, the synchronization input of which is connected to the output of the clock generator connected to the synchronization inputs of the first and second shift registers, to the synchronization inputs of the parallel input of the third and fourth shift registers, to the block synchronization inputs division and control unit, the second input of which is connected to the information output of the division unit, the loading input of which is connected to the first output of the block control, the second output of which is connected to the division enable input of the division unit, the read input of which is connected to the third output of the control unit, the fourth output of which is connected to the zero-setting input of the reverse counter and to the subtracting input of the first counter, the output of which is connected to the first input of the second comparison element, with the input of the argument of the smaller number of the element for determining the larger number and with the input of the argument of the divisor of the division block, the input of the argument of the dividend of which is connected to the data output of the probability value falling signs of the correlometer and the output of the reversible counter, the subtracting input of which is connected to the output of the first element And, the first input of which is connected to the inverse output of the first element of comparison, the direct output of which is connected to the first input of the second element And, the second input of which is connected to the second input of the first element And with the fifth output of the control unit, the third input of which is connected to the output of the determining element of a larger number, the input of the argument of a larger number of which is connected to the input of the decoder "0" and the output of the second a sensor, the summing input of which is connected to the synchronization input of the serial input of the fourth shift register and the sixth output of the control unit, the seventh output of which is connected to the synchronization input of the serial input of the third shift register, the serial output of which is connected to its serial information input and the first input of the first comparison element, the second the input of which is connected to the serial information input and serial output of the fourth shift register, pairs the allele information input of which is connected to the parallel output of the second shift register, the serial information input of which is connected to the output of the second limiter amplifier, and the output of the first limiter amplifier is connected to the serial information input of the first shift register, the parallel output of which is connected to the parallel information input of the third shift register , the parallel output of the register is connected to the second input of the second comparison element, the output of which is connected to even the third input of the control unit, the fifth input of which is connected to the output of the decoder "0", the eighth output of the control unit is connected to the inputs of the zero setting of the first counter and trigger, the output of the second element And is connected to the summing input of the reverse counter, the input of the initial conditions of the correlometer is a parallel information input register, the synchronization input of which is the first synchronization input of the correlometer, the parallel information output of the division unit is the output of these correlation functions tion a correlation, a sixth input of the control unit is a second input of a correlation synchronization, input data is the input start trigger a correlation.

2. The correlometer according to claim 1, characterized in that the control unit contains ten AND elements, six OR elements and a register whose discharge outputs are connected to the corresponding inverse inputs of the first AND element, the output of which is connected to the first input of the second And element, the output of which is connected with the first input of the first OR element, the second input of which is connected to the output of the third AND element, the first input of which is connected to the first inputs of the fourth and fifth AND elements and with the output of the seventh digit of the register, the input of the first discharge of which connected to the output of the first OR element, the second bit of the information input of which is connected to the output of the second OR element, the first input of which is connected to the output of the sixth AND element, and the second input of the second OR element is connected to the first input of the third OR element and with the output of the first register bit, third the information input bit of which is connected to the output of the fourth OR element, the first input of which is connected to the output of the second register bit, and the second input - with the output of the fourth register bit, the fourth bit of information the input of which is connected to the output of the seventh AND element, the first input of which is connected to the first input of the sixth AND element, with the second input of the third OR element, with the first input of the eighth AND element and with the output of the third register bit, the fifth digit of the information input of which is connected with the eighth output element And, the sixth digit of the information input - with the output of the fifth element OR, the first input of which is connected to the output of the fifth digit of the register, and the second input - with the output of the ninth element And, the first input of which is connected to the first m the input of the tenth element And and with the output of the sixth digit of the register, the seventh bit of the information input of which is connected to the output of the sixth element OR, the first input of which is connected to the output of the tenth element And, the second input is the output of the fourth element And, the second input of the second element And is the first the input of the block, the second input of the tenth element And is connected to the inverse input of the ninth element And is the second input of the block, the inverse input of the third element And is connected to the second input of the fifth element And is the fourth input of the block control, the second input of the sixth element And is connected to the second input of the seventh element And is the third input of the block, and the inverse input of the sixth element And is connected to the third input of the seventh element And, with the second input of the eighth element And is the fifth input of the block, the second input of the third the And element is connected to the inverse input of the fourth And element, with the third input of the fifth And element and is the sixth block input, the register synchronization input is the seventh block input, the output of the first register bit is the fourth block output, the output q of the fifth AND element - the eighth output of the block, the output of the third OR element — the seventh output of the block, the output of the third register bit — the sixth output of the block, the output of the second register bit — the fifth output of the block, the output of the fifth register bit — the first output of the block, the output of the sixth register bit — the second output of the block, the output of the seventh digit of the register is the third output of the block.