RU2050697C1 - Устройство шифрования двоичной информации "албер" - Google Patents
Устройство шифрования двоичной информации "албер" Download PDFInfo
- Publication number
- RU2050697C1 RU2050697C1 SU5012760A RU2050697C1 RU 2050697 C1 RU2050697 C1 RU 2050697C1 SU 5012760 A SU5012760 A SU 5012760A RU 2050697 C1 RU2050697 C1 RU 2050697C1
- Authority
- RU
- Russia
- Prior art keywords
- bit
- register
- information
- output
- input
- Prior art date
Links
Images
Landscapes
- Storage Device Security (AREA)
Abstract
Использование: в области криптографических преобразований в связных, вычислительных и информационных системах для криптографического закрытия двоичной информации. Сущность изобретения: устройство шифрования двоичной информации содержит 8m-p-байтный информационный регистр, 8n-p-байтный ключевой регистр, блок 8-разрядного функционального преобразования функций F, первый 8p-разрядный сумматор по модулю 2. 8p-разрядные сумматоры по модулю 2, второй и третий 8p-разрядные сумматоры по модулю 2. Использование периодического криптографически сложного обновления ключа и рекурентного способа выработки исходных состояний с зашифрованной начальной позиции позволит надежно скрыть любую информацию о ключе и тем самым существенно улучшит эксплуатационные параметры устройства шифрования. 4 с. п. ф-лы, 8 ил.
Description
Изобретение касается криптографических преобразований и может быть использовано в связных, вычислительных и, информационных системах для криптографического закрытия двоичной информации.
Целью изобретения является шифрование информации блоками различной длины с использованием ключа такой длины, которая обеспечивает невозможность его опробования за разумное время.
На фиг. 1-4 представлены структурные схемы устройства шифрования двоичной информации для m 1,2,3 и 4 -байтного информационного регистра соответственно.
Устройство шифрования содержит mp-байтный информационный регистр 1, np-байтный ключевой регистр 2, блок 3 8р-разрядного функционального преобразования функции F, первый 8р-разрядный сумматор 4 по модулю 28р, 8р-разрядный сумматор 5 по модулю 2, второй и третий 8р-разрядные сумматоры 6 и 7 по модулю 28р.
На фиг. 5-8 представлены структурные схемы устройств расшифрования, содержащие те же блоки.
Устройство шифрования двоичной информации работает следующим образом.
При m=1 р байт исходной информации записываются в информационный регистр 1. Устройство шифрования работает n циклов, после которых содержимое р-байтного информационного регистра 1 является результирующей информацией. Все циклы работы устройства шифрования идентичны. В i-й цикл 1 <= i < n, к содержимому р-байтного информационного регистра 1 прибавляется по модулю 28р содержимое i-й р-байтной ячейки ключевого регистра 2, сумма преобразуется блоком 3, и результат записывается в р-байтный информационный регистр 1.
Если содержимое np-байтного ключевого регистра 2 обозначить через Y1,Yn, a p-байтного информационного регистра 1 в i-й цикл через а (i), то в (i+1)-й цикл содержимое р-байтного информационного регистра 1 станет
a(i+1) F(a(i)
yi) где a(i) Yi [0,1,28p-1] i > 1;
сложение по модулю 28р;
F функция 28р значной логики,
При m 2 2р-байт исходной информации записываются в 2р-байтный информационный регистр 1. Устройство шифрования работает n циклов, после которых содержимое 2р-байтного информационного регистра 1 является результирующей информацией. Все циклы работы устройства шифрования идентичны. В i-й цикл 1 < i < n к содержимому второй р-байтной ячейки 2р-байтного информационного регистра 1 прибавляется по модулю 28рсодержимое i-й р-байтной ячейки ключевого регистра 2, сумма преобразуется функциональным преобразованием 3, к результату прибавляется по модулю 2 содержимое первой р-байтной ячейки 2р-байтного информационного регистра 1, и полученная сумма записывается на место второй р-байтной ячейки информационного регистра 1, содержимое которого предварительно сдвинуто на 8р двоичных разрядов в сторону младших разрядов (вправо).
a(i+1) F(a(i)
F функция 28р значной логики,
При m 2 2р-байт исходной информации записываются в 2р-байтный информационный регистр 1. Устройство шифрования работает n циклов, после которых содержимое 2р-байтного информационного регистра 1 является результирующей информацией. Все циклы работы устройства шифрования идентичны. В i-й цикл 1 < i < n к содержимому второй р-байтной ячейки 2р-байтного информационного регистра 1 прибавляется по модулю 28рсодержимое i-й р-байтной ячейки ключевого регистра 2, сумма преобразуется функциональным преобразованием 3, к результату прибавляется по модулю 2 содержимое первой р-байтной ячейки 2р-байтного информационного регистра 1, и полученная сумма записывается на место второй р-байтной ячейки информационного регистра 1, содержимое которого предварительно сдвинуто на 8р двоичных разрядов в сторону младших разрядов (вправо).
Если содержимое 2р-байтного информационного регистра i в 1-й цикл обозначить через а2(i), а1(i), то в i+1-й цикл содержимое 2р-байтного информационного регистра 1 станет
a2(i+1) F(a2(i)
yi) ⊕ a1 (i) где а1 (i+1)=a2(i), ⊕ сложение по модулю 2.
a2(i+1) F(a2(i)
При m= 3 3p-байт исходной информации записываются в 3р-байтный информационный регистр 1. Устройство шифрования работает n-циклов, после которых содержимое 3р-байтного информационного регистра 1 является результирующей информацией. Все циклы работы устройства шифрования идентичны. В i-й цикл, 1 < i < n, к сумме по модулю 28р содержимых второй и третьей р-байтных ячеек 3р-байтного информационного регистра 1 прибавляется по модулю 28р содержимое i-й р-байтной ячейки ключевого регистра 2, сумма преобразуется функциональным преобразованием 3, к результату прибавляется по модулю 2 содержимое первой р-байтной ячейки информационного регистра 1, и полученная сумма записывается на место третьей р-байтной ячейки информационного регистра 1, содержимое которого предварительно сдвинуто на 8р разрядов в сторону младших разрядов (вправо).
Если содержимое 3р-байтного информационного регистра 1 в i-й цикл обозначить через (а3(i),a2(i), a1(i), то в i+1-й цикл содержимое информационного регистра 1 станет
a3(i+1) F(a3(i)
a2(i)
yi) ⊕ a1 (i)
а2(i+1) а3(i), a1(i+1) a2(i)
При m 4 4р байт исходной информации записываются в информационный регистр 1. Устройство шифрования работает в n циклов, после которых содержимое 4р-байтного информационного регистра 1 является результирующей информацией. Все циклы работы устройства шифрования идентичны. В i-й цикл 1 < i < n к сумме по модулю 28р содержимых второй, третьей и четвертой р-байтных ячеек информационного регистра 1 прибавляется по модулю 28р содержимое i-й р-байтной ячейки ключевого регистра 2, сумма преобразуется функциональным преобразованием 3, к результату прибавляется по модулю 2 содержимое первой р-байтной ячейки информационного регистра 1 и полученная сумма записывается на место m-й р-байтной ячейки информационного регистра 1, содержимое которого предварительно cдвинуто на 8р разрядов в сторону младших разрядов (вправо).
a3(i+1) F(a3(i)
а2(i+1) а3(i), a1(i+1) a2(i)
При m 4 4р байт исходной информации записываются в информационный регистр 1. Устройство шифрования работает в n циклов, после которых содержимое 4р-байтного информационного регистра 1 является результирующей информацией. Все циклы работы устройства шифрования идентичны. В i-й цикл 1 < i < n к сумме по модулю 28р содержимых второй, третьей и четвертой р-байтных ячеек информационного регистра 1 прибавляется по модулю 28р содержимое i-й р-байтной ячейки ключевого регистра 2, сумма преобразуется функциональным преобразованием 3, к результату прибавляется по модулю 2 содержимое первой р-байтной ячейки информационного регистра 1 и полученная сумма записывается на место m-й р-байтной ячейки информационного регистра 1, содержимое которого предварительно cдвинуто на 8р разрядов в сторону младших разрядов (вправо).
В i+1-й цикл содержимое m p-байтного информационного регистра 1 станет
a4(i+1) F(a4(i)
a3(i)
a2(i)
yi) ⊕ a1 (i) am-1(i+1) am(i), a1(i+1)
a2(i).
a4(i+1) F(a4(i)
a2(i).
Рекомендуется выбирать значение р в границах от 2 до 16, m от 1 до 8, t (длина ключа, из которого вырабатываются nр байт заполнения ключевого регистра) от 4 до 32. Эти границы не критичны. Однако следует помнить, что при выборе больших значений р,m, t следует увеличивать длину ключевого регистра n, определяющую количество циклов работы устройства шифрования, а следовательно и скорость обработки информации.
Длина n nр-байтного ключевого регистра выбирается исходя из значений t и m. Например, если 4 <t < 16, то рекомендуется выбирать n > 16 при m 1 и n > 32 при 2 < m < 8. Если 17 < t < 32, то n > 32 при m 1 и n > 64 при 2 < m < 8. Если 33 < t < 64, то n > 64 при m > 1 и n > 128 при 2 < m < 8.
При выборе значения n надо руководствоваться правилом: чем больше n, тем надежнее шифруется информация.
np-байт заполнения ключевого регистра 2 формируются из байт ключа x1,xt, например, путем повторения байт ключа.
Claims (4)
1. Устройство шифрования двоичной информации, содержащее 8 mp-разрядный информационный регистр, ключевой регистр и блок многоразрядного функционального преобразования (ФП), отличающееся тем, что в нем при m 1 информационный регистр выполнен в виде 8 p-разрядного, ключевой регистр выполнен в виде 8 np-разрядного, блок многоразрядного ФП выполнен в виде 8 p-разрядного, при этом введен 8 p-разрядный сумматор по модулю 28 p, выход 8 np-разрядного ключевого регистра и выход 8 p-разрядного информационного регистра подключены соответственно к первому и второму входам 8 p-разрядного сумматора по модулю 28 p, выход которого через блок 8 p-разрядного ФП подключен к входу 8 p-разрядного информационного регистра.
2. Устройство шифрования двоичной информации, содержащее 8 mp-разрядный информационный регистр, ключевой регистр и блок многоразрядного ФП, отличающееся тем, что в нем при m 2 информационный регистр выполнен в виде 16 p-разрядного, ключевой регистр выполнен в виде 8 np-разрядного, блок многоразрядного ФП выполнен в виде 8 p-разрядного, при этом введены 8 p-разрядные сумматоры по модулю 28 p и модулю 2, выход которого подключен к второму 8 p-разрядному входу 16 p-разрядного информационного регистра, второй 8 p-разрядный выход которого подключен к первому входу 8 p-разрядного сумматора по модулю 28 p, к второму входу которого подключен выход 8 np-разрядного ключевого регистра, выход 8 p-разрядного сумматора по модулю 28 p через блок 8 p-разрядного ФП подключен к первому входу 8 p-разрядного сумматора по модулю 2, к второму входу которого подключен первый 8 p-разрядный выход 16 p-разрядного информационного регистра.
3. Устройство шифрования двоичной информации, содержащее 8 mp-разрядный информационный регистр, ключевой регистр и блок многоразрядного ФП, отличающееся тем, что в нем при m 3 информационный регистр выполнен в виде 24 p-разрядного, ключевой регистр выполнен в виде 8 np-разрядного, блок многоразрядного ФП выполнен в виде 8 p-разрядного, при этом введены первый и второй 8 p-разрядные сумматоры по модулю 28 p и 8 p-разрядный сумматор по модулю 2, выход которого подключен к третьему 8 p-разрядному входу 24 p-разрядного информационного регистра, третий и второй 8 p-разрядные выходы которого подключены соответственно к первому и второму входам второго 8 p-разрядного сумматора по модулю 28 p, выход которого подключен к первому входу первого 8 p-разрядного сумматора по модулю 28 p, к второму входу которого подключен выход 8 np-разрядного ключевого регистра, выход первого 8 p-разрядного сумматора по модулю 28 p через блок 8 p-разрядного ФП подключен к первому входу 8 p-разрядного сумматора по модулю 2, к второму входу которого подключен первый 8 p-разрядный выход 24 p-разрядного информационного регистра.
4. Устройство шифрования двоичной информации, содержащее 8 mp-разрядный информацонный регистр, ключевой регистр и блок многоразрядного ФП, отличающееся тем, что в нем при M= > 4 информационный регистр выполнен в виде 8 mp-разрядного, ключевой регистр выполнен в виде 8 np-разрядного, блок многоразрядного ФП выполнен в виде 8 p-разрядного, при этом введены первый, второй и третий 8 p-разрядные сумматоры по модулю 28 p и 8 p-разрядный сумматор по модулю 2, выход которого подключен к m-му 8 p-разрядному входу 8 mp-разрядного информационного регистра, m-й 8 p-разрядный выход которого подключен к первому входу второго 8 p-разрядного сумматора по модулю 28 p, 2-й и r-й (3 < r < m 1) 8 p-разрядные выходы 8 mp-разрядного информационного регистра подключены к входам третьего 8 p-разрядного сумматора по модулю 28 p, выход которого через второй вход второго 8 p-разрядного сумматора по модулю 28 p подключен к первому входу первого 8 p-разрядного сумматора по модулю 28 p, к второму входу которого подключен выход 8 np-разрядного ключевого регистра, выход первого 8 p-разрядного сумматора по модулю 28 p подключен через блок 8 p-разрядного ФП к первому входу 8 p-разрядного сумматора по модулю 2, к второму входу которого подключен первый 8 p-разрядный выход 8 mp-разрядного информационного регистра.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU5012760 RU2050697C1 (ru) | 1991-11-22 | 1991-11-22 | Устройство шифрования двоичной информации "албер" |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU5012760 RU2050697C1 (ru) | 1991-11-22 | 1991-11-22 | Устройство шифрования двоичной информации "албер" |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2050697C1 true RU2050697C1 (ru) | 1995-12-20 |
Family
ID=21589621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU5012760 RU2050697C1 (ru) | 1991-11-22 | 1991-11-22 | Устройство шифрования двоичной информации "албер" |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2050697C1 (ru) |
-
1991
- 1991-11-22 RU SU5012760 patent/RU2050697C1/ru active
Non-Patent Citations (1)
| Title |
|---|
| Д. Сяо, Д. Керр и С. Мэдник. Защита ЭВМ, М.: Мир, 1982, с.137-162. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20070039161A (ko) | 암호화 시스템, 방법 및 결합 함수 | |
| EP0673134A2 (en) | Pseudo-random number generator, and communication method and apparatus using encrypted text based upon pseudo-random numbers generated by said generator | |
| CN113098675A (zh) | 基于多项式完全同态的二进制数据加密系统及方法 | |
| Prasanna et al. | Performance analysis of md5 and sha-256 algorithms to maintain data integrity | |
| Tiwari | Cryptography in blockchain | |
| CN1251444A (zh) | 高效块加密方法 | |
| JP3012732B2 (ja) | ブロック暗号処理装置 | |
| RU2050697C1 (ru) | Устройство шифрования двоичной информации "албер" | |
| US7113593B2 (en) | Recursive cryptoaccelerator and recursive VHDL design of logic circuits | |
| US7505586B2 (en) | Method for computer-based encryption and decryption of data | |
| RU2188513C2 (ru) | Способ криптографического преобразования l-битовых входных блоков цифровых данных в l-битовые выходные блоки | |
| RU2097931C1 (ru) | Способ шифрования двоичной информации и устройство для его осуществления | |
| KR100371588B1 (ko) | 카오스 신호를 이용하여 정보를 암호화 하고 복호화하는 방법 | |
| KR100350207B1 (ko) | 디지털 데이터의 엘-비트 입력 블록들을 엘-비트 출력비트들로 암호 변환하는 방법 | |
| CN112910626A (zh) | 一种基于幂次运算的数据加密及解密方法 | |
| KR100304368B1 (ko) | 드 브르우즌 수열 발생 방법 | |
| RU2007884C1 (ru) | Устройство шифрования двоичной информации "албер" | |
| RU2099890C1 (ru) | Способ шифрования двоичной информации и устройство для осуществления способа - "албер" | |
| RU2096918C1 (ru) | Способ шифрования двоичной информации и устройство для его осуществления | |
| RU2140716C1 (ru) | Способ криптографического преобразования блоков цифровых данных | |
| Yakymenko et al. | Hierarchical Encryption in a Residual Number System | |
| RU2024209C1 (ru) | Устройство шифрования двоичной информации "албер" | |
| RU2130641C1 (ru) | Способ и устройство защиты информации от несанкционированного доступа | |
| Tynymbayev et al. | Devices for Modularizing Numbers into a Square in Applications based on Public-Key Cryptography | |
| RU2140709C1 (ru) | Способ криптографического преобразования блоков цифровых данных |