RU2037965C1

RU2037965C1 - Устройство передачи дискретной информации

Info

Publication number: RU2037965C1
Application number: RU93017264A
Authority: RU
Inventors: Ю.И. Луценко; С.Е. Федоров; Я.Я. Николаев
Original assignee: Луценко Юрий Иванович
Priority date: 1993-04-02
Filing date: 1993-04-02
Publication date: 1995-06-19

Abstract

Использование: радиосвязь. Сущность изобретения: устройство содержит на передающей стороне 1 источник 2 информации, коммутатор 3, генератор 4 фазоманипулированного сигнала, синхронизатор 5, модулятор 6, генератор 7 несущей частоты и усилитель 8 мощности, на приемной стороне 2 - смеситель 10, гетеродин 11, усилитель 12 промежуточной частоты, согласованный фильтр 13 одиночного импульса, синхронизатор 14 и блок 15 выделения информации. 1 з.п. ф-лы, 4 ил.

Description

Изобретение относится к радиосвязи.

Наиболее близким по технической сущности к изобретению является устройство, содержащее передатчик и приемник цифровой системы связи с фазоманипулированными (ФМ) широкополосными сигналами (ШПС), передатчик содержит последовательно соединенные источник информации, фазовый модулятор, модулятор, усилитель мощности, а также последовательно соединенные синхронизатор, генератор ФМ-сигнала, выход которого соединен с вторым входом фазового модулятора, выход генератора несущей частоты соединен с вторым входом модулятора, приемник содержит последовательно соединенные смеситель, усилитель промежуточной частоты, согласованный фильтр, решающее устройство и получатель информации, выход согласованного фильтра соединен с входом синхронизатора, один выход которого соединен с синхронизирующим входом решающего устройства, а другой с входом гетеродина, выход второго соединен с вторым входом смесителя.

Недостатком наиболее близкого технического решения является его относительно низкая помехозащищенность, обусловленная не оптимальной обработкой ФМ-сигналов с повышенной структурной неопределенностью кодовых последовательностей.

Технический результат повышение помехозащищенности устройства передачи дискретной информации путем передачи и приема ФМ-сигналов с повышенной структурной неопределенностью кодовых последовательностей.

На фиг.1 изображена структурная электрическая схема предложенного устройства; на фиг. 2 схема генератора фазоманипулированного сигнала; на фиг.3 схема блока выделения информации; на фиг.4 временные диаграммы, поясняющие работу.

Устройство содержит передающую сторону 1, состоящую из источника 2 информации, коммутатора 3, генератора 4 фазоманипулированного сигнала, синхронизатора 5, модулятора 6, генератора 7 несущей частоты, усилителя 8 мощности, приемную сторону 9, состоящую из смесителя 10, гетеродина 11, усилителя 12 промежуточной частоты, согласованного фильтра 13 одиночного импульса, синхронизатора 14 и блока 15 выделения информации.

Генератор 4 фазоманипулированного сигнала содержит генератор 16 случайных чисел, регистр 17 кода, блок 18 инвертирования приоритета, блок 19 сравнения, первый, второй регистры 20,21 выборки, интегратор 22, решающий блок 23, блок 24 коммутации.

Блок 15 выделения информации содержит блок 25 сравнения, регистр 26 кода, интегратор 27, решающий блок 28.

Устройство передачи дискретной информации работает следующим образом.

В основу его работы положена реализация метода рандомизированного кодирования с информационно-приоритетной выборкой, сущность которого заключается в том, что информационный символ передается кодовой последовательностью в виде выборки, извлекаемой из множества выборок дискретной случайной величины ζ
Информационным символам 0 и 1 соответствуют два не пересекающихся равных по мощности подмножества, объединение которых составляет множество выборок дискретной случайной величины ζ. Эти подмножества формируются методом избыточного рандомизированного кодирования в соответствии с известным только на передающей и приемной сторонах кодом. Код является двоичным N-разрядным числом (четным целым), в котором количество 0 и 1 равное. Случайным образом из множества чисел с такими свойствами выбирается число и фиксируется в виде кода. Выборка объема М, где М нечетное целое число, формируется из элементов счетного множества значений дискретной случайной величины ζ, принадлежащих интервалу

по равномерному закону распределения случайной величины ζ. Состоянию k-го разряда кода (K ∈

) однозначно соответствует одно значение x_k дискретной случайной величины ζ. Множество значений дискретной случайной величины ζ делится на два равных подмножества следующим образом.

Состояние (0 или 1) k-го разряда кода соответственно указывает к какому подмножеству относится значение x_k дискретной случайной величины ζ к подмножеству, которое определяет приоритет информационного символа 0, или к подмножеству, которое определяет приоритет информационного символа 1.

Процедура идентификации выборки передаваемому информационному символу 0 или 1 основывается на мажоритарном принципе. Если в выборке больше значений x_k, относящихся к подмножеству, определяющему приоритет 0, то передается информационный символ 0, если наоборот то передается информационный символ 1. На этом же принципе основывается и декодирование передаваемой информации.

Такой метод передачи дискретной информации реализуется следующим образом.

Синхронизатора 5 и 14 генерируют систему синхроимпульсов для синхронизации отдельных бит кодовой последовательности (фиг.4,а), двоичных значений x_k дискретной случайной величины ζ периодичностью τ=Δ log₂N, где Δ период следования бит (фиг. 4, б), кодовых последовательностей периодичностью T M ˙τ. (фиг. 4, в). В соответствии с записанным числом в регистре кода (например, код: 3368611001₁₀, где N 32), генератор 16 случайных чисел вырабатывает по равномерному закону распределения случайной величины ζ случайную последовательность значений x_k (например,x_k} 14₁₀, 23₁₀, 2₁₀, 6₁₀, 30₁₀, 0₁₀, 29₁₀, 26₁₀, 20₁₀, 12₁₀ (фиг.4,г).

Последовательность значений объемом М (например, М 5) с периодичностью Т записывается в виде выборки в первый регистр 20 выборки (фиг.4,д). Эта же выборка поступает на блок 18 инвертирования приоритета, который по установленному правилу преобразовывает каждое значение x_k из подмножества, определяющего приоритет информационного символа 0, в подмножество значений x_k, определяющего приоритет информационного символа 1 и наоборот (например,x_k}*: 18₁₀, 25₁₀, 3₁₀, 4₁₀, 28₁₀, 1₁₀, 31₁₀, 27₁₀, 15₁₀, 10₁₀ (фиг.4,е).

Состояние (0 или 1) каждого бита разряда k регистра 17 кода указывает к какому подмножеству относится значение x_k k-1 соответственно подмножеству, определяющему приоритет информационного символа 0 или 1. Преобразованная последовательностьx_k}* записывается во второй регистр 21 (фиг.4,ж).

Последовательность x_k} с генератора 16 одновременно поступает на блок сравнения 19, который сравнивает принятую двоичную посылку значения x_k с состоянием соответствующего ему разряда регистра 17. В результате на выходе блока 19 появляется уровень напряжения логического 0 или 1 в соответствии с состоянием этого разряда регистра 17 (фиг.4,з). Интегратор 22 накапливает поступающие сигналы с блока 19 (фиг.4,и). Решающий блок 23 в соответствии с накопленным на момент прихода последующего синхроимпульса выборки (фиг.4,в) уровнем сигнала и пороговым уровнем U_п=

U где U амплитуда импульса, соответствующего логической 1, преобразовывает поступающие сигналы к нормированному виду (фиг. 4, к), соответствующему выходному сигналу источника информации.

В соответствии с идентифицированным по исходной выборке выходным сигналом решающего блока 23 блок 24 коммутации коммутирует на первый вход выход для выборки информационного символа 0 (фиг.4,л) и на второй выход выход для выборки информационного символа 1 (фиг.4,м) соответствующий выход регистров 20 и 21.

В соответствии с приходящей на управляющий вход коммутатора 3 со скоростью R1/T информацией от источника (фиг.4,н) коммутатор 3 коммутирует со своим выходом либо первый вход, если на управляющий вход коммутатора 3 поступает информационный символ 0 (фиг.4,о), либо второй вход, если на управляющий вход поступает информационный символ 1 (фиг.4,о).

Таким образом, через скоммутированную цепь на выход коммутатора 3 проходит выборка значений x_k дискретной случайной величины ζ с первого выхода генератора 4, если источник передает информационный символ 0, и со второго выхода генератора 4, если источник передает информационный символ 1.

Сформированный широкополосный сигнал в виде ФМ-сигналов, переносящих инфоpмационные символы, с выхода коммутатора 3 поступает в модулятор 6, в котором осуществляется балансная модуляция колебания с несущей частотой ФМ-сигналом. Колебание с несущей частотой создается в генераторе. Усилитель мощности 8 усиливает сигнал, а затем через антенну сигнал излучается в пространство. На приемной стороне 9 сигнал проходит через смеситель 10, переносится с помощью гетеродина 11 на промежуточную частоту, усиливается в усилителе 12 и обрабатывается согласованным фильтром 13 одиночного импульса.

Сигнал с выхода согласованного фильтра 13 поступает на синхронизатор 14 и блок 15. Синхронизатор 14 осуществляет поиск ФМ-сигнала по частоте и по времени, управляет режимом работы блока 15. Для поиска ФМ-сигнала по частоте синхронизатор перестраивает гетеродин 11, блок 25 сравнения осуществляет идентификацию принятых сигналов о значениях x_k. В соответствии с кодом, записанным в РК 26 (фиг.4,п), интегратор 27 накапливает выходные сигналы блока 25 сравнения (фиг.4,р). Решающий блок 28 в соответствии с установленным порогом U_п. по окончании приема каждой выборки принимает решение о переданном информационном символе (фиг.4,с).

Таким образом, после окончания поиска и вхождения в синхронизм на выходе блока 15 появляется информационная последовательность в виде двоичных символов длительностью Т.

Claims

1. УСТРОЙСТВО ПЕРЕДАЧИ ДИСКРЕТНОЙ ИНФОРМАЦИИ, содержащее на передающей стороне источник информации, синхронизатор, выход которого соединен с входом генератора фазоманипулированного сигнала, генератор несущей частоты, выход которого соединен с первым входом модулятора, выход которого соединен с входом усилителя мощности, выход которого является выходом передающей стороны, на приемной стороне последовательно соединенные синхронизатор, гетеродин, смеситель, усилитель промежуточной частоты, согласованный фильтр и блок выделения информации, причем второй вход смесителя является входом приемной стороны, выход согласованного фильтра соединен с входом синхронизатора, второй выход которого соединен с вторым входом блока выделения информации, отличающееся тем, что на передающей стороне введен коммутатор, первый вход которого соединен с выходом источника информации, а второй и третий входы с первым и вторым выходами генератора фазоманипулированного сигнала, причем генератор фазоманипулированного сигнала содержит генератор случайных чисел, выход которого соединен с входом первого регистра выборки, первым входом блока инвертирования приоритета и первым входом блока сравнения, выход которого соединен с входом интегратора, выход которого соединен с входом решающего блока, выход которого соединен с управляющим входом блока коммутации, первый и второй входы которого соединены соответственно с выходами первого и второго регистров выборки, вход второго регистра выборки соединен с выходом блока инвертирования приоритета, выход регистра кода соединен с вторыми входами блока сравнения и блока инвертирования приоритета, при этом входом генератора фазоманипулированного сигнала являются объединенные синхронизирующие входы генератора случайных чисел, первого и второго регистров выборки, блока инвертирования приоритета, блока сравнения, интегратора, решающего блока, первым и вторым выходами генератора фазоманипулированного сигнала являются первый и второй выходы блока коммутации, а на приемной стороне согласованный фильтр выполнен в виде согласованного фильтра одиночного импульса.

2. Устройство по п.1, отличающееся тем, что блок выделения информации содержит блок сравнения, первый вход которого является первым входом блока выделения информации, выход соединен с входом интегратора, выход которого соединен с входом решающего блока, выход которого является выходом блока выделения информации, выход регистра кода соединен с вторым входом блока сравнения, синхронизующий вход которого объединен с синхронизирующими входами интегратора, решающего блока и является вторым входом блока выделения информации.