RU2019049C1

RU2019049C1 - Data transmission system

Info

Publication number: RU2019049C1
Authority: RU
Inventors: Я.М. Радикайнен
Original assignee: Радикайнен Яков Мартынович
Priority date: 1991-07-15
Filing date: 1991-07-15
Publication date: 1994-08-30

Abstract

FIELD: electric communication. SUBSTANCE: data transmission system includes on transmitting side: input matching unit, coder, first permanent storage, signals converter, digital-to-analog converter, low-pass filter, output matching unit, second permanent storage, filter incorporating multipliers, unit of backward fast Fourier transform and unit of fast Fourier transform; on receiving side: input matching unit, analog-to-digital converter, storage, multiplier, clock pulse generator, controlled divider, program counter, subtracter, first and second adders, unit of fast Fourier transform, computer, decoder, output matching unit and adaptive corrector composed of indication counter, noise indicator, divider, unit of fast Fourier transform, unit of backward fast Fourier transform, indicator of frequency characteristics, permanent storage, unit of standard signals, multiplier, correction units, storages, counters, subtracters, amplifier with falling amplitude-frequency characteristic. Improved noise suppression in communication channel is conducted. EFFECT: reduced level of noises. 2 dwg

Description

Изобретение относится к электросвязи и может быть использовано в каналах передачи данных. The invention relates to telecommunications and can be used in data channels.

Целью изобретения является уменьшение уровня шумов. The aim of the invention is to reduce noise.

На фиг. 1 и 2 изображены структурные электрические схемы передающей и приемной сторон системы передачи данных. In FIG. 1 and 2 depict structural electrical circuits of the transmitting and receiving sides of a data transmission system.

Система передачи данных содержит на передающей стороне входной согласующий блок 1, кодер 2, цифровой передающий фильтр 3, первый постоянный запоминающий блок 4, преобразователь 5 сигнала, цифроаналоговый преобразователь (ЦАП) 6, фильтр 7 нижних частот, выходной согласующий блок 8, второй постоянный запоминающий блок 9, при этом цифровой передающий фильтр содержит перемножители 10, блок 11 обратного быстрого преобразования Фурье и блок 12 быстрого преобразования Фурье, а на приемной стороне - входной согласующий блок 13, аналого-цифровой преобразователь (АЦП) 14, адаптивный корректор 15, блок 16 памяти, умножитель 17, генератор 18 тактовой частоты, управляемый делитель 19, программный счетчик 20, вычитатель 21, первый 22 и второй 23 сумматоры, блок 24 быстрого преобразования Фурье, решающий блок 25, декодер 26, и выходной согласующий блок 27. При этом адаптивный корректор содержит счетчик 28 индикации, индикатор 29 шума, делитель 30, блок 31 быстрого преобразования Фурье, блок 32 обратного быстрого преобразования Фурье, индикатор 33 частотных характеристик, постоянный запоминающий блок 34, блок 35 эталонных сигналов, умножителя 36, корректирующие блоки 37, блоки памяти 38, счетчики 39 и вычитатели 40, усилитель со спадающей амплитудно-частотной характеристикой 41. The data transmission system contains on the transmitting side an input matching unit 1, encoder 2, a digital transmitting filter 3, a first read-only memory unit 4, a signal converter 5, a digital-to-analog converter (DAC) 6, a low-pass filter 7, an output matching unit 8, and a second read-only memory block 9, while the digital transmit filter contains multipliers 10, block 11 inverse fast Fourier transform and block 12 fast Fourier transform, and on the receiving side - input matching block 13, analog-to-digital conversion Atelier (ADC) 14, adaptive corrector 15, memory block 16, multiplier 17, clock generator 18, controlled divider 19, program counter 20, subtractor 21, first 22 and second 23 adders, fast Fourier transform block 24, solving block 25, a decoder 26, and an output matching unit 27. The adaptive corrector comprises an indication counter 28, a noise indicator 29, a divider 30, a fast Fourier transform unit 31, an inverse fast Fourier transform unit 32, a frequency response indicator 33, a read-only memory unit 34, block 35 reference s ignals, multiplier 36, correction blocks 37, memory blocks 38, counters 39 and subtractors 40, an amplifier with a decreasing amplitude-frequency characteristic 41.

Система работает следующим образом. The system operates as follows.

Сигнал данных через входной согласующий блок 1 поступает на кодер 2. Полученная с выхода кодера 2 последовательность a_n подается на вход цифрового передающего фильтра 3, с помощью которого осуществляется согласование спектра данных с частотными характеристиками канала тональной частоты. Цифровой передающий фильтр 3, работающий в частотной области, состоит из блока 12 (16-точечного) быстрого преобразования Фурье и (16-точечного) блока 11, обратного быстрого преобразования Фурье между которыми включены перемножители 10. Указанные блоки могут быть применены также на 32 точки.The data signal through the input matching unit 1 is supplied to the encoder 2. The sequence a _n received from the output of the encoder 2 is fed to the input of a digital transmit filter 3, with the help of which the data spectrum is matched with the frequency characteristics of the tonal frequency channel. The digital transmit filter 3 operating in the frequency domain consists of a block 12 (16-point) fast Fourier transform and a (16-point) block 11, an inverse fast Fourier transform between which multipliers 10 are included. These blocks can also be applied to 32 points .

На вторые входы перемножителей 10 поступают соответствующие числа из постоянного запоминающего блока 9. Как в блоке 12, так и в блоке 11 поочередно осуществляется преобразование синфазной и квадратурной составляющих сигнала. После блока 11 осуществляется модуляция сигнала в преобразователе сигнала 5 путем умножения последовательности r_n с выхода блока 11 на отсчеты аналитического сигнала несущей частоты, поступающие с постоянного запоминающего блока 4. Далее отсчеты сигнала ЦАП 6 подаются на фильтр 7, который дополнительно отфильтровывает боковые спектральные составляющие. После фильтра 7 сигнал через выходной согласующий блок 8 поступает в канал связи.The second inputs of the multipliers 10 receive the corresponding numbers from the read-only memory block 9. In block 12 and in block 11, the in-phase and quadrature components of the signal are converted alternately. After block 11, the signal is modulated in the signal converter 5 by multiplying the sequence r _n from the output of block 11 by the samples of the carrier-frequency analytical signal coming from the permanent storage unit 4. Next, the samples of the DAC 6 signal are supplied to the filter 7, which additionally filters the side spectral components. After filter 7, the signal through the output matching block 8 enters the communication channel.

На приемной стороне сигнал из канала связи через входной согласующий блок 13, в состав которого в определенных случаях может быть включен преобразователь Гильберта, поступает через усилитель со спадающей амплитудно-частотной характеристикой 41 на АЦП 14. После АЦП 14 сигнал поступает на адаптивный корректор 15, который служит для борьбы с линейными искажениями. Он работает в частотной области с использованием блока 31 (например, на 32 или 64 комплексных точки). По аналогии выполнен блок 32. Между блоками 31 и 32 включаются корректирующие блоки 37, которые управляются своими счетчиками 39. С выхода блока 32 на решающий блок 25 поступает сигнал через умножитель 36, на второй вход которого поступают константы с постоянного запоминающего блока 34. Сигнал от решающего блока 25 через декодер 26 и выходной согласующий блок 27 поступает на выход системы. От решающего блока 25 сигнал также поступает на блок 35 эталонных сигналов. Эталонный сигнал с выхода блока 35 эталонных сигналов и задержанный с помощью элементов 38 памяти сигнал с выходов корректирующих блоков 37 сравниваются в соответствующих вычитателях 40 и сигнал ошибки с помощью счетчиков 39 подается на регулировку корректирующих блоков 37. On the receiving side, the signal from the communication channel through the input matching unit 13, which in certain cases can include a Hilbert converter, is fed through an amplifier with a decreasing amplitude-frequency characteristic 41 to the ADC 14. After the ADC 14, the signal is fed to the adaptive corrector 15, which serves to combat linear distortion. It operates in the frequency domain using block 31 (for example, at 32 or 64 complex points). Block 32 is made by analogy. Correction blocks 37 are turned on between blocks 31 and 32, which are controlled by their counters 39. From the output of block 32, a signal is supplied through the multiplier 36 to the decision block 25, and the constants from the read-only memory 34 are supplied to its second input. decision block 25 through the decoder 26 and the output matching block 27 is fed to the output of the system. From the deciding unit 25, the signal also enters the block 35 of the reference signals. The reference signal from the output of the block 35 of the reference signals and the signal delayed by the elements 38 of the memory from the outputs of the correcting blocks 37 are compared in the corresponding subtracters 40 and the error signal using the counters 39 is fed to the adjustment of the correcting blocks 37.

В устройстве может быть осуществлена также индикация частотных характеристик с помощью индикатора 33. С помощью делителя 30 и счетчика 28 может меняться скорость регулировки коррекции в зависимости от величины отношения сигнал/шум в канале связи, причем данная величина может отображаться с помощью индикатора 29 шума. Это также позволяет повысить точность коррекции. The device can also be displayed frequency characteristics using the indicator 33. Using the divider 30 and the counter 28 can change the speed of adjustment of the correction depending on the magnitude of the signal-to-noise ratio in the communication channel, and this value can be displayed using the indicator 29 noise. It also improves the accuracy of the correction.

С выхода блока 31 сигнал, соответствующий несущей частоте F = 1800 Гц, не подается на корректирующий блок 37, соответствующий несущей частоте (его нет), а также не подается на соответствующий вход блока 32. Вместо этого на указанный вход блока 32 в каждом цикле преобразования подается нулевое значение сигнала. Таким образом, на выходе блока 32 несущая частота отсутствует. Следовательно, не требуются синхронный детектор и система синхронизации по несущей. From the output of block 31, the signal corresponding to the carrier frequency F = 1800 Hz is not supplied to the correction block 37 corresponding to the carrier frequency (it is not present), and also is not supplied to the corresponding input of block 32. Instead, to the specified input of block 32 in each conversion cycle a signal value of zero is applied. Thus, at the output of block 32, there is no carrier frequency. Therefore, a synchronous detector and a carrier synchronization system are not required.

С помощью управляемого делителя 19 тактовой частоты передаются моменты отсчетов из принимаемого сигнала. Using a controlled clock divider 19, the transmitted moments of the samples from the received signal.

Решение о добавлении и вычитании необходимого количества импульсов выносится на основании сигнала тактовой ошибки. Для тактовой синхронизации с единичного интервала снижаются четыре выборки. При этом четвертая выборка в установившемся режиме приходится между единичными интервалами. Информация о тактовой ошибке снимается с первой и третьей выборок, а информация о принадлежности указанных выборок к данному единичному интервалу - с второй и четвертой выборок. С помощью, например, 8-точечного блока 24 преобразуются сигналы первых выборок, затем третьих, далее вторых и, наконец, четвертых выборок соответствующих единичных интервалов. Разность сумм (без сигнала несущей частоты и других мешающих частот) в частотной области первых и третьих выборок после вычитания в вычитателе 21 через программный счетчик 20 подаются на управляемый делитель 19. Суммирование выборок в частотной области осуществляется с помощью первого сумматора 22. Сумма первых выборок запоминается в блоке 16. К моменту поступления суммы третьих выборок на вычитатель 21 на второй вход вычитателя 21 подается сумма первых выборок с блока 16. The decision to add and subtract the required number of pulses is made based on the clock error signal. For clock synchronization from a single interval, four samples are reduced. In this case, the fourth steady-state sample falls between unit intervals. Information about the clock error is taken from the first and third samples, and information about the affiliation of these samples to this unit interval from the second and fourth samples. Using, for example, an 8-point block 24, the signals of the first samples are converted, then the third, then the second and finally the fourth samples of the corresponding unit intervals. The difference of the sums (without the carrier frequency signal and other interfering frequencies) in the frequency domain of the first and third samples after subtraction in the subtractor 21 through the program counter 20 are fed to the controlled divider 19. Summation of the samples in the frequency domain is carried out using the first adder 22. The sum of the first samples is stored in block 16. By the time the sum of the third samples arrives at the subtractor 21, the sum of the first samples from block 16 is supplied to the second input of the subtractor 21.

По аналогии поступают с вторыми и четвертыми выборками. By analogy with the second and fourth samples.

Такая тактовая синхронизация обеспечивает быстрое вхождение в связь без настроечной комбинации сигнала, что весьма важно при срывах связи от различного рода помех, в том числе импульсных и при коммутациях. Such clock synchronization provides a quick entry into communication without a tuning combination of a signal, which is very important for communication failures from various kinds of interference, including pulsed and switching.

Для дальнейшего увеличения точности синхронизации можно ввести поправку, определяемую влиянием искажения характеристик канала связи, после вхождения в связь. Тогда сигналы счетчиков 39 соответствующих восьми каналов регулирования суммируются во втором сумматоре 23. Полученная сумма с помощью умножителя 17 перемножается на сумму от сумматора 22. Результат подается соответственно в определенный момент на блок 16 или на вычитатель 21. В большинстве случаев нет необходимости осуществлять во втором сумматоре 23 суммирование на каждом цикле преобразования Фурье в блоке 24. Поэтому между вторым сумматором 23 и умножителем 17 может быть включен элемент памяти. В определенных случаях (например, при малых импульсных помехах) после вхождения в связь сигнал на первый сумматор 22 может подаваться с выходов корректирующих блоков 37, а не с выхода блока 24. Это также позволяет сократить число вычислительных операций. To further increase the accuracy of synchronization, you can introduce a correction determined by the influence of distortion of the characteristics of the communication channel after entering into communication. Then, the signals of the counters 39 of the corresponding eight control channels are summed in the second adder 23. The resulting sum using the multiplier 17 is multiplied by the sum from the adder 22. The result is supplied, respectively, at a certain moment to block 16 or to the subtractor 21. In most cases, there is no need to carry out the second adder 23, summation at each Fourier transform cycle in block 24. Therefore, a memory element may be included between the second adder 23 and the multiplier 17. In certain cases (for example, with small impulse noise), after entering into communication, the signal to the first adder 22 may be supplied from the outputs of the correction blocks 37, and not from the output of the block 24. This also reduces the number of computational operations.

Предварительного фазового и амплитудного корректора здесь не требуется, поскольку в зависимости от количества переприемных участков счетчики 39 программно устанавливаются перед вхождением в связь в соответствующее положение, а корректор 15 в частотной области при коррекции способен обеспечивать любые частотные характеристики за несколько итераций настройки. A preliminary phase and amplitude corrector is not required here, because, depending on the number of receiving sections, the counters 39 are programmatically set before entering the corresponding position, and the corrector 15 in the frequency domain during correction is able to provide any frequency characteristics for several iterations of tuning.

Благодаря введению усилителя со спадающей амплитудно-частотной характеристикой шумы будут подавляться, поскольку шумы располагаются в высокочастотной части диапазона амплитудно-частотной характеристики. Thanks to the introduction of an amplifier with a decreasing amplitude-frequency characteristic, the noise will be suppressed, since the noise is located in the high-frequency part of the amplitude-frequency characteristic range.

Компенсировать спад амплитудно-частотной характеристики можно с помощью корректирующих элементов 37, работающих в цифровой части. С помощью них предварительно (до начала работы устройства) устанавливается соответствующий подъем амплитудно-частотной характеристики в верхней части диапазона амплитудно-частотной характеристики, используя счетчики 39. To compensate for the decline in the amplitude-frequency characteristics can be using the corrective elements 37, operating in the digital part. Using them, previously (before the device starts to work), the corresponding rise in the amplitude-frequency characteristic is established in the upper part of the range of the amplitude-frequency characteristic using counters 39.

Таким образом, если в счетчиках 39 предварительно будут записаны соответствующие начальные значения, то в номинальном режиме, когда в канале связи не будет искажений амплитудно-частотной характеристики, корректирующие элементы 37 совместно со счетчиками 39 обеспечивают соответствующий подъем амплитудно-частотной характеристики в верхней части диапазона, компенсируя спад, осуществляемый блоком 41. Следовательно, осуществляется подавление шумов в канале связи. Thus, if the corresponding initial values are pre-recorded in the counters 39, then in the nominal mode, when there is no distortion of the amplitude-frequency characteristic in the communication channel, the correction elements 37 together with the counters 39 provide a corresponding increase in the amplitude-frequency characteristic in the upper part of the range, compensating for the decline carried out by block 41. Therefore, the noise is suppressed in the communication channel.

Claims

DATA TRANSMISSION SYSTEM, comprising, on the transmitting side, an input matching unit, an encoder and a digital transmitting filter connected in series, a first read-only memory unit, a signal converter, a digital-to-analog converter (DAC), a low-pass filter (LPF) and an output matching unit, as well as a second a permanent storage unit, the outputs of which are connected to the corresponding inputs of a digital transmitting filter, the output of which is connected to the second input of the signal converter, the inputs of the first and the second read-only memory blocks are the control inputs of the transmitting side, the input of the input matching block and the output of the output matching block are the signal input and output of the transmitting side, on the receiving side is an adaptive corrector, a clock generator, a controlled divider, and an analog-to-digital converter (ADC) ), a fast Fourier transform block, a first adder, a memory block, a subtractor, and a program counter connected in series to the decision block , the decoder and the output matching unit, as well as the input matching unit and the second adder and multiplier connected in series, the first and second outputs and the second input of which are connected respectively to the second inputs of the subtractor and the memory unit and the second output of the first adder, the third output of which is connected to the third input of the subtractor, the output of the program counter is connected to the second input of the controlled divider, the ADC output is connected to the first input of the adaptive corrector, the first outputs of which are connected to the second inputs of the first the matora, the second outputs, the third output and the second input of the adaptive corrector are connected respectively to the inputs of the second adder, the input and the second output of the decision block, while the second input of the memory block is the control input of the receiving side, the input of the input matching block and the output of the output matching block are respectively signal input and output of the receiving side, characterized in that on the receiving side an amplifier is introduced with a decreasing frequency response, the input and output of which are connected respectively -retarded to the output of the input matching unit and the second input of the ADC.