RU2017143400A - Способ оптимизации выполнения функции, которая генерирует, по меньшей мере , один ключ в устройстве на интегральной схеме - Google Patents

Способ оптимизации выполнения функции, которая генерирует, по меньшей мере , один ключ в устройстве на интегральной схеме Download PDF

Info

Publication number
RU2017143400A
RU2017143400A RU2017143400A RU2017143400A RU2017143400A RU 2017143400 A RU2017143400 A RU 2017143400A RU 2017143400 A RU2017143400 A RU 2017143400A RU 2017143400 A RU2017143400 A RU 2017143400A RU 2017143400 A RU2017143400 A RU 2017143400A
Authority
RU
Russia
Prior art keywords
data
buff
buffer
mth
integrated circuit
Prior art date
Application number
RU2017143400A
Other languages
English (en)
Other versions
RU2017143400A3 (ru
RU2703347C2 (ru
Inventor
Кин Ти ЛИ
Набиль АМЗИ
Али ЗЕАМАРИ
Николя РУССЕЛЬ
Карин ВИЛЛЕГА
Шарль КУЛЬЕ
Минетт ОЛИВА
Тсу Сун ВОН
Original Assignee
Жемальто Са
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Жемальто Са filed Critical Жемальто Са
Publication of RU2017143400A publication Critical patent/RU2017143400A/ru
Publication of RU2017143400A3 publication Critical patent/RU2017143400A3/ru
Application granted granted Critical
Publication of RU2703347C2 publication Critical patent/RU2703347C2/ru

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0877—Generation of secret information including derivation or calculation of cryptographic keys or passwords using additional device, e.g. trusted platform module [TPM], smartcard, USB or hardware security module [HSM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/30—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy
    • H04L9/3006—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy underlying computational problems or public-key parameters
    • H04L9/3033—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy underlying computational problems or public-key parameters details relating to pseudo-prime or prime number generation, e.g. primality test
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry
    • H04L2209/127—Trusted platform modules [TPM]

Claims (38)

1. Способ (MTH) оптимизации выполнения функции (OP1), причем упомянутая функция (OP1) генерирует, по меньшей мере, один ключ (k1) и выполняется в устройстве на интегральной схеме (IC), причем упомянутое устройство на интегральной схеме (IC) содержит буфер (BUFF), при этом упомянутый способ (MTH) содержит
после приема команды (CMD) упомянутым устройством на интегральной схеме (IC):
вычисление, по меньшей мере, одних данных (p1), по которым будет генерироваться упомянутый, по меньшей мере, один ключ (k1);
сохранение упомянутых, по меньшей мере, одних данных (p1) в упомянутом буфере (BUFF) до тех пор, пока не будет запрошено выполнение функции (OP1);
выполнение упомянутой команды (CMD).
2. Способ (MTH) по п. 1, при этом он дополнительно содержит
после приема команды (CMD) упомянутым устройством на интегральной схеме (IC):
вычисление упомянутого, по меньшей мере, одного ключа (k1) по упомянутым, по меньшей мере, одним данным (p1);
сохранение упомянутого, по меньшей мере, одного ключа (k1) в упомянутом буфере (BUFF);
выполнение упомянутой команды (CMD).
3. Способ (MTH) по п. 1 или 2, при этом он дополнительно содержит
когда упомянутая функция (OP1) вызывается командой (CMD), принимаемой упомянутым устройством на интегральной схеме (IC):
проверку того, содержит ли упомянутый буфер (BUFF) упомянутые, по меньшей мере, одни данные (p1);
если упомянутый буфер (BUFF) содержит упомянутые, по меньшей мере, одни данные (p1), получение упомянутых, по меньшей мере, одних данных (p1) из упомянутого буфера (BUFF);
выполнение упомянутой функции (OP1), причем упомянутое выполнение содержит генерирование упомянутого, по меньшей мере, одного ключа (k1) по упомянутым, по меньшей мере, одним данным (p1).
4. Способ (MTH) по любому из предыдущих пп. 1-3, при этом он дополнительно содержит вычисление, по меньшей мере, одних данных (p1) во время выполнения упомянутой функции (OP1), если
упомянутый буфер (BUFF) не содержит какие-либо данные (p1), необходимые для упомянутого генерирования ключа; или
упомянутый буфер (BUFF) не содержит все данные (p1), необходимые для упомянутого генерирования ключа.
5. Способ (MTH) по любому из предыдущих пп. 1-4, при этом он дополнительно содержит после приема упомянутой команды (CMD), проверку того, является ли буфер (BUFF) полным.
6. Способ (MTH) по любому из предыдущих пп. 1-5, при этом он дополнительно содержит сохранение в упомянутом буфере (BUFF), по меньшей мере, одних данных (p1), которые вычислены в течение фазы (Ph) персонализации упомянутого устройства на интегральной схеме (IC).
7. Способ (MTH) по любому из предыдущих пп. 1-6, при этом упомянутое вычисление, по меньшей мере, одних данных (p1) содержит вычисление пары данных (p1, p2), по которым будет генерироваться пара ключей (k1, k2).
8. Способ (MTH) по предыдущему п. 7, при этом упомянутая пара ключей (k1, k2) содержит открытый ключ (k1) и закрытый ключ (k2).
9. Способ (MTH) по любому из предыдущих пп. 1-8, при этом упомянутая функция (OP1) является алгоритмом с использованием открытых ключей (PK).
10. Способ (MTH) по предыдущему п. 9, при этом упомянутый алгоритм с использованием открытых ключей (PK) является алгоритмом генерирования RSA-ключей.
11. Способ (MTH) по любому из предыдущих пп. 1-10, при этом упомянутые, по меньшей мере, одни данные (p1) представляют собой простое число.
12. Способ (MTH) по п. 11, при этом упомянутое вычисление, по меньшей мере, одного простого числа (p1, p2) содержит
генерирование случайного числа (Sd);
проверку того, является ли упомянутое случайное число (Sd) простым числом (p1, p2), с использованием проверки простоты.
13. Способ (MTH) по любому из предыдущих пп. 1-12, при этом упомянутое устройство на интегральной схеме (IC) представляет собой карту на интегральной схеме (ICC), а упомянутая команда (CMD) представляет собой APDU-команду (APDU_C).
14. Устройство на интегральной схеме (IC) для оптимизации выполнения функции (OP1), которая генерирует, по меньшей мере, один ключ (k1), причем упомянутое устройство на интегральной схеме (IC) содержит буфер (BUFF) и выполнено с возможностью
после приема команды (CMD):
вычисления, по меньшей мере, одних данных (p1), по которым будет генерироваться упомянутый, по меньшей мере, один ключ (k1);
сохранения упомянутых, по меньшей мере, одних данных (p1) в упомянутом буфере (BUFF);
выполнения упомянутой команды (CMD).
15. Устройство на интегральной схеме (IC) по п. 14, при этом, когда упомянутая функция (OP1) вызывается командой (CMD), принимаемой упомянутым устройством на интегральной схеме (IC), упомянутое устройство на интегральной схеме (IC) дополнительно выполнено с возможностью
проверки того, содержит ли упомянутый буфер (BUFF) упомянутые, по меньшей мере, одни данные (p1);
если упомянутый буфер (BUFF) содержит упомянутые, по меньшей мере, одни данные (p1), получения упомянутых, по меньшей мере, одних данных (p1) из упомянутого буфера (BUFF);
выполнения упомянутой функции (OP1), причем упомянутое выполнение содержит генерирование упомянутого, по меньшей мере, одного ключа (k1) по упомянутым, по меньшей мере, одним данным (p1).
RU2017143400A 2015-05-13 2016-05-04 Способ оптимизации выполнения функции, которая генерирует, по меньшей мере , один ключ в устройстве на интегральной схеме RU2703347C2 (ru)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP15305718.7 2015-05-13
EP15305718.7A EP3094039A1 (en) 2015-05-13 2015-05-13 Method for optimizing the execution of a function which generates at least one key within an integrated circuit device
PCT/EP2016/060034 WO2016180710A1 (en) 2015-05-13 2016-05-04 Method for optimizing the execution of a function which generates at least one key within an integrated circuit device

Publications (3)

Publication Number Publication Date
RU2017143400A true RU2017143400A (ru) 2019-06-13
RU2017143400A3 RU2017143400A3 (ru) 2019-08-28
RU2703347C2 RU2703347C2 (ru) 2019-10-16

Family

ID=53546183

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2017143400A RU2703347C2 (ru) 2015-05-13 2016-05-04 Способ оптимизации выполнения функции, которая генерирует, по меньшей мере , один ключ в устройстве на интегральной схеме

Country Status (3)

Country Link
EP (2) EP3094039A1 (ru)
RU (1) RU2703347C2 (ru)
WO (1) WO2016180710A1 (ru)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6691143B2 (en) * 2000-05-11 2004-02-10 Cyberguard Corporation Accelerated montgomery multiplication using plural multipliers
JP2003316263A (ja) * 2002-04-19 2003-11-07 Sony Corp 演算装置および演算方法
FR2879866B1 (fr) * 2004-12-22 2007-07-20 Sagem Procede et dispositif d'execution d'un calcul cryptographique
JP4652842B2 (ja) * 2005-02-21 2011-03-16 株式会社エヌ・ティ・ティ・ドコモ Ｉｃカード
US9036599B2 (en) * 2008-05-11 2015-05-19 Qualcomm Incorporated Systems and methods for multimode wireless communication handoff

Also Published As

Publication number Publication date
WO2016180710A1 (en) 2016-11-17
EP3094039A1 (en) 2016-11-16
EP3295605A1 (en) 2018-03-21
RU2017143400A3 (ru) 2019-08-28
RU2703347C2 (ru) 2019-10-16

Similar Documents

Publication Publication Date Title
ES2804471T3 (es) Método y dispositivo de autenticación de aparato
US10915901B2 (en) Method and apparatus for processing transaction requests
PH12019500283A1 (en) Distributed transaction processing and authentication system
RU2016117997A (ru) Система сетевых токенов
PH12019501503A1 (en) Consensus verification method and device
MX2018005593A (es) Metodo y sistema de procesamiento de transaccion de cadena de bloques en red de procesamiento de transaccion.
JP2020515197A (ja) ブロックデータ検証方法および装置
MX2021007111A (es) Sistema y metodos para autenticacion determinada dinamicamente, contextual, definida por el usuario y adaptativa.
PH12017501364A1 (en) Order allocation system and method
WO2014140818A3 (en) Method, system and device for generating, storing, using, and validating tags and data
RU2019111186A (ru) Способы и системы облачных транзакций
RU2016114290A (ru) Системы и способы привязки устройств к счетам пользователя
JP2016512675A5 (ru)
JP2009514036A5 (ru)
SG2013042429A (en) Method for receiving an electronic receipt of an electronic payment transaction into a mobile device
BR112017023000A2 (pt) sistema e métodos para uma aprovação aprimorada de uma transação de pagamento
CN107425957B (zh) 一种密码攻击方法、装置及异构加速平台
JP2015513345A5 (ru)
JP2017531951A5 (ru)
RU2015111264A (ru) Способ и устройство верификации терминала
WO2018222438A3 (en) Systems and methods for real-time application configuration for nfc transactions
SG10201706801YA (en) Biometric system for authenticating a biometric request
CN108111528A (zh) 一种基于区块链的防钓鱼方法及系统
WO2016095687A1 (zh) 虚拟化安全检测方法与系统
RU2017143400A (ru) Способ оптимизации выполнения функции, которая генерирует, по меньшей мере , один ключ в устройстве на интегральной схеме