RU2010101947A - Устройство контроля дискретных каналов - Google Patents

Abstract

Устройство контроля дискретных каналов, содержащее последовательно соединенные анализатор принимаемых сигналов, счетчик ошибок, блок сравнения и дешифратор циклов измерения, первый выход которого подключен к первому входу элемента ИЛИ и к входу вычитания реверсивного счетчика, а третий выход - к третьему входу элемента ИЛИ к входу суммирования реверсивного счетчика, выход которого подключен ко входу дешифратора номеров состояния, выходы которого подключены соответственно к входам блока импульсных линий задержки и блока регистров задания чисел, выходы которого подключены соответственно к одним входам блока сравнения, установочный вход которого соединен с установочным входом счетчика ошибок и с выходом элемента ИЛИ, кроме того второй выход блока сравнения подключен ко второму входу дешифратора циклов измерения, третий вход которого соединен с выходом блока импульсных линий задержки, отличающееся тем, что, с целью расширения функциональных возможностей, оно дополнительно содержит последовательно соединенные счетчик импульсов и блок счетчиков номеров состояний, входы которого соединены с соответствующими выходами дешифратора номеров состояния и с соответствующими входами блока импульсных линий задержки и блока регистров задания чисел, а вход счетчика импульсов соединен с выходами элемента ИЛИ и с установочными входами счетчика ошибок и блока сравнения.

Claims (1)

1. Устройство контроля дискретных каналов, содержащее последовательно соединенные анализатор принимаемых сигналов, счетчик ошибок, блок сравнения и дешифратор циклов измерения, первый выход которого подключен к первому входу элемента ИЛИ и к входу вычитания реверсивного счетчика, а третий выход - к третьему входу элемента ИЛИ к входу суммирования реверсивного счетчика, выход которого подключен ко входу дешифратора номеров состояния, выходы которого подключены соответственно к входам блока импульсных линий задержки и блока регистров задания чисел, выходы которого подключены соответственно к одним входам блока сравнения, установочный вход которого соединен с установочным входом счетчика ошибок и с выходом элемента ИЛИ, кроме того второй выход блока сравнения подключен ко второму входу дешифратора циклов измерения, третий вход которого соединен с выходом блока импульсных линий задержки, отличающееся тем, что, с целью расширения функциональных возможностей, оно дополнительно содержит последовательно соединенные счетчик импульсов и блок счетчиков номеров состояний, входы которого соединены с соответствующими выходами дешифратора номеров состояния и с соответствующими входами блока импульсных линий задержки и блока регистров задания чисел, а вход счетчика импульсов соединен с выходами элемента ИЛИ и с установочными входами счетчика ошибок и блока сравнения.