RU2009112944A - Устройство формирования кодовых словарей нелинейных рекуррентных последовательностей - Google Patents

Устройство формирования кодовых словарей нелинейных рекуррентных последовательностей Download PDF

Info

Publication number
RU2009112944A
RU2009112944A RU2009112944/08A RU2009112944A RU2009112944A RU 2009112944 A RU2009112944 A RU 2009112944A RU 2009112944/08 A RU2009112944/08 A RU 2009112944/08A RU 2009112944 A RU2009112944 A RU 2009112944A RU 2009112944 A RU2009112944 A RU 2009112944A
Authority
RU
Russia
Prior art keywords
input
output
inputs
twenty
control unit
Prior art date
Application number
RU2009112944/08A
Other languages
English (en)
Other versions
RU2439657C2 (ru
Inventor
Иван Илларионович Сныткин (RU)
Иван Илларионович Сныткин
Вадим Евгеньевич Федосеев (RU)
Вадим Евгеньевич Федосеев
Тимур Иванович Сныткин (RU)
Тимур Иванович Сныткин
Дмитрий Александрович Курляндчик (RU)
Дмитрий Александрович Курляндчик
Original Assignee
Иван Илларионович Сныткин (RU)
Иван Илларионович Сныткин
Вадим Евгеньевич Федосеев (RU)
Вадим Евгеньевич Федосеев
Тимур Иванович Сныткин (RU)
Тимур Иванович Сныткин
Дмитрий Александрович Курляндчик (RU)
Дмитрий Александрович Курляндчик
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Иван Илларионович Сныткин (RU), Иван Илларионович Сныткин, Вадим Евгеньевич Федосеев (RU), Вадим Евгеньевич Федосеев, Тимур Иванович Сныткин (RU), Тимур Иванович Сныткин, Дмитрий Александрович Курляндчик (RU), Дмитрий Александрович Курляндчик filed Critical Иван Илларионович Сныткин (RU)
Priority to RU2009112944/08A priority Critical patent/RU2439657C2/ru
Publication of RU2009112944A publication Critical patent/RU2009112944A/ru
Application granted granted Critical
Publication of RU2439657C2 publication Critical patent/RU2439657C2/ru

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

Устройство формирования кодовых словарей нелинейных рекуррентных последовательностей, содержащее блок формирования циклической последовательности символов, блок формирования оптимальной последовательности и блок управления, причем блок формирования циклической последовательности символов содержит дешифратор, элемент задержки, сумматор по модулю два и сдвигающий регистр, информационные входы с первого по четвертый блоки формирования циклической последовательности символов подключены соответственно к информационным входам с первого по четвертый сдвигающего регистра, с первого по четвертый прямые выходы которого подключены соответственно к прямым выходам блока формирования циклической последовательности символов, вход синхронизации которого подключен к входу синхронизации сдвигающего регистра, с первого по четвертый инверсные выходы которого подключены соответственно к инверсным выходам с первого по четвертый блока формирования циклической последовательности символов, при этом блок управления имеет вход запуска и вход записи начального состояния, с первого по пятый входы кода шифра словаря, с первого по четвертый входы кода начальной фазы, причем входы кода начальной фазы объединены соответственно с прямыми выходами с первого по четвертый блока формирования циклической последовательности символов и подключены соответственно к входам режима с первого по четвертый второй группы блока управления, при этом блок управления содержит первый и второй регистры, первый счетчик, генератор тактовых импульсов, ключ и элемент ИЛИ, причем входы кода шифра словаря с первого по пятый первой группы б�

Claims (1)

  1. Устройство формирования кодовых словарей нелинейных рекуррентных последовательностей, содержащее блок формирования циклической последовательности символов, блок формирования оптимальной последовательности и блок управления, причем блок формирования циклической последовательности символов содержит дешифратор, элемент задержки, сумматор по модулю два и сдвигающий регистр, информационные входы с первого по четвертый блоки формирования циклической последовательности символов подключены соответственно к информационным входам с первого по четвертый сдвигающего регистра, с первого по четвертый прямые выходы которого подключены соответственно к прямым выходам блока формирования циклической последовательности символов, вход синхронизации которого подключен к входу синхронизации сдвигающего регистра, с первого по четвертый инверсные выходы которого подключены соответственно к инверсным выходам с первого по четвертый блока формирования циклической последовательности символов, при этом блок управления имеет вход запуска и вход записи начального состояния, с первого по пятый входы кода шифра словаря, с первого по четвертый входы кода начальной фазы, причем входы кода начальной фазы объединены соответственно с прямыми выходами с первого по четвертый блока формирования циклической последовательности символов и подключены соответственно к входам режима с первого по четвертый второй группы блока управления, при этом блок управления содержит первый и второй регистры, первый счетчик, генератор тактовых импульсов, ключ и элемент ИЛИ, причем входы кода шифра словаря с первого по пятый первой группы блока управления подключены соответственно к входам режима с первого по пятый первого регистра, выходы с первого по пятый которого подключены соответственно к входам с первого по пятый первого счетчика, выход переноса которого объединен с входом записи начального состояния и подключен к первым входам синхронизации первого и второго регистров, к первому информационному входу ключа, выход которого подключен к счетному входу первого счетчика, причем вход запуска блока управления также подключен к первому входу элемента ИЛИ, к входу запуска генератора тактовых импульсов, выход которого подключен к управляющему третьему входу ключа и второму входу элемента ИЛИ, выход которого подключен к входу синхронизации первого счетчика и выходу блока управления, входы режима с первого по четвертый второй группы которого подключены соответственно к входам с первого по четвертый второго регистра, выходы с первого по четвертый которого подключены соответственно к выходам с первого по четвертый блока управления, отличающееся тем, что с целью обеспечения возможности генерации НЛРП разных длин в блок формирования циклической последовательности символов введен узел дешифрации, выполняющий функцию дешифрирования длины формируемой НЛРП и включающий с первого по шестой элементы И, шесть выходов (по числу длин НЛРП) которых подключены ко входам первого мультиплексора, введенного в состав блока формирования циклической последовательности символов для выбора длины формируемой НЛРП, при этом на другие входы первого мультиплексора поступает адрес дешифрации, выход первого мультиплексора подключен ко входу элемента задержки, выход элемента задержки подключен к первому входу сумматора по модулю два, выход которого подключен к входу режима сдвигающего регистра, в состав блока управления для хранения изменяемого кода длины формируемой НЛРП введен третий регистр, при этом с целью реализации возможности смены длин формируемых НЛРП код длины НЛРП поступает на входы кода длины НЛРП с первого по пятый третьего регистра, с первого по пятый выходы которого подключены к соответствующим входам введенного в блок управления второго счетчика, выход которого объединен со входом запуска и подключен ко вторым входам синхронизации первого, второго и третьего регистров, ко второму информационному входу ключа, а также к выходу «конец НЛРП» блока управления, причем вход запуска блока управления также подключен к счетному входу второго счетчика и второму входу элемента ИЛИ, выход которого подключен к входу синхронизации первого и второго счетчиков, при этом с целью реализации возможности формирования устройством НЛРП разных длин (li=8, 10, 11, 12, 13, 16) и кодовых форм в сравнении с прототипом функциональная схема блока формирования оптимальной последовательности минимизирована с учетом повторяющихся общих для определенных видов НЛРП простейших элементов логической функции (импликант), в состав блока формирования оптимальной последовательности введены с первого по одиннадцатый элементы ИЛИ, с седьмого по двадцать седьмой элементы И и второй мультиплексор, причем с первого по четвертый прямые и инверсные выходы блока формирования циклической последовательности символов соединены с блоком формирования оптимальной последовательности и блоком управления так, что первый прямой выход блока формирования циклической последовательности символов объединен с первым входом кода начальной фазы и подключен к первому входу режима второго регистра блока управления, к первому входу первого и второго элементов И узла дешифрации, к первому входу седьмого, восьмого, десятого и двадцать седьмого элементов И, а также третьему входу двадцать третьего элемента И и второму входу первого элемента ИЛИ блока формирования оптимальной последовательности, первый инверсный выход подключен к первому входу третьего, четвертого, пятого, шестого, одиннадцатого и двадцать первого элементов И и к первому входу второго элемента ИЛИ, второй прямой выход объединен со вторым входом кода начальной фазы и подключен ко второму входу режима второго регистра блока управления, а также подключен к первому входу девятого, двенадцатого и семнадцатого элементов И, а также второму входу первого, третьего, пятого, седьмого и двадцать первого элементов И, второй инверсный выход подключен к первым входам четырнадцатого, пятнадцатого и восемнадцатого элементов И, а также ко вторым входам четвертого и десятого элементов И, третий прямой выход объединен с третьим входом кода начальной фазы и подключен к третьему входу режима второго регистра блока управления, а также подключен ко второму входу второго, двадцатого, двадцать шестого элементов И, первому входу тринадцатого элемента И, второму входу девятого элемента ИЛИ, третьему входу третьего элемента И и третьему входу сумматора по модулю два блока формирования циклической последовательности символов, третий инверсный выход подключен к первому входу девятнадцатого, двадцать второго и двадцать третьего элементов И, ко второму входу шестнадцатого, семнадцатого, двадцать четвертого и двадцать пятого элементов И, к третьему входу первого, второго, четвертого и шестого элементов И, четвертый прямой выход объединен с четвертым входом кода начальной фазы и подключен к четвертому входу режима второго регистра блока управления, а также подключен к первому входу двадцать четвертого элемента И, второму входу восьмого, одиннадцатого, тринадцатого и восемнадцатого элементов И, четвертому входу второго, третьего и четвертого элементов И и ко второму входу сумматора по модулю два, четвертый инверсный выход подключен к первому входу первого элемента ИЛИ и двадцатого элемента И, ко второму входу девятого, двенадцатого и четырнадцатого элементов И, а также к четвертому входу первого, пятого и шестого элементов И, при этом выход первого элемента ИЛИ подключен ко второму входу шестнадцатого элемента И, выход которого подключен к первому входу третьего элемента ИЛИ, выход которого подключен к первому входу второго мультиплексора, выход седьмого элемента И подключен ко второму входу пятого элемента ИЛИ, выход которого подключен к третьему входу второго мультиплексора, выход семнадцатого элемента И подключен к первому входу пятого элемента ИЛИ, выход двадцать четвертого элемента И подключен ко второму входу четвертого элемента ИЛИ, выход которого подключен ко второму входу второго мультиплексора, выход восьмого элемента И подключен к первому входу четвертого элемента ИЛИ и ко второму входу пятого элемента ИЛИ, выход второго элемента ИЛИ подключен к первому входу двадцать пятого элемента И, выход которого подключен к первому входу шестого элемента ИЛИ, выход которого подключен к четвертому входу второго мультиплексора, выход девятого элемента И подключен ко второму входу третьего и шестого элемента ИЛИ, а также ко второму входу двадцать третьего элемента И, выход восемнадцатого элемента И подключен ко второму входу второго элемента ИЛИ, выход десятого элемента ИЛИ подключен к первому входу двадцать шестого элемента И и седьмого элемента ИЛИ, выход которого подключен к пятому входу второго мультиплексора, выход одиннадцатого элемента И подключен ко второму входу седьмого элемента ИЛИ и девятнадцатого элемента И, выход которого подключен к первому входу восьмого элемента ИЛИ, выход которого подключен к шестому входу второго мультиплексора, выход двадцатого элемента И подключен ко второму входу восьмого элемента ИЛИ, выход двенадцатого элемента И подключен третьему входу восьмого элемента ИЛИ и к первому входу девятого элемента ИЛИ, выход которого подключен ко второму входу двадцать седьмого элемента И, выход двадцать первого элемента И подключен к первому входу десятого элемента ИЛИ, выход которого подключен к седьмому входу второго мультиплексора, выход тринадцатого элемента И подключен ко второму входу десятого элемента ИЛИ и пятнадцатого элемента И, выход двадцать второго элемента И подключен к третьему входу десятого элемента ИЛИ, выход четырнадцатого элемента И подключен к третьему входу девятого элемента ИЛИ и ко второму входу двадцать второго элемента И, выход двадцать третьего элемента И подключен ко второму входу одиннадцатого элемента ИЛИ, выход двадцать шестого элемента И подключен к третьему входу четвертого элемента ИЛИ, выход девятого элемента ИЛИ подключен ко второму входу двадцать седьмого элемента И, выход которого подключен к первому входу одиннадцатого элемента ИЛИ, выход пятнадцатого элемента И подключен ко второму входу одиннадцатого элемента ИЛИ, выход которого подключен к восьмому входу второго мультиплексора, на другие входы которого поступает код вида НЛРП, а его выход подключен к выходу НЛРП устройства, с которого снимается генерируемая простая нелинейная ПСП.
RU2009112944/08A 2009-04-06 2009-04-06 Устройство формирования кодовых словарей нелинейных рекуррентных последовательностей RU2439657C2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2009112944/08A RU2439657C2 (ru) 2009-04-06 2009-04-06 Устройство формирования кодовых словарей нелинейных рекуррентных последовательностей

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2009112944/08A RU2439657C2 (ru) 2009-04-06 2009-04-06 Устройство формирования кодовых словарей нелинейных рекуррентных последовательностей

Publications (2)

Publication Number Publication Date
RU2009112944A true RU2009112944A (ru) 2010-10-20
RU2439657C2 RU2439657C2 (ru) 2012-01-10

Family

ID=44023515

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2009112944/08A RU2439657C2 (ru) 2009-04-06 2009-04-06 Устройство формирования кодовых словарей нелинейных рекуррентных последовательностей

Country Status (1)

Country Link
RU (1) RU2439657C2 (ru)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2553057C1 (ru) * 2014-07-01 2015-06-10 Федеральное государственное казенное военное образовательное учреждение высшего профессионального образования "ВОЕННАЯ АКАДЕМИЯ СВЯЗИ имени Маршала Советского Союза С.М. Буденного" Министерства обороны Российской Федерации Устройство формирования систем двукратных производных нелинейных рекуррентных последовательностей
RU2661542C1 (ru) * 2017-03-20 2018-07-17 федеральное государственное казенное военное образовательное учреждение высшего образования "Краснодарское высшее военное училище имени генерала армии С.М. Штеменко" Министерства обороны Российской Федерации СПОСОБ РАСКРЫТИЯ СТРУКТУРЫ НЕЛИНЕЙНЫХ РЕКУРРЕНТНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ В ВИДЕ КОДОВ КВАДРАТИЧНЫХ ВЫЧЕТОВ, СУЩЕСТВУЮЩИХ В ПРОСТЫХ ПОЛЯХ ГАЛУА GF(p), И УСТРОЙСТВО ДЛЯ ЕГО РЕАЛИЗАЦИИ
RU2669506C1 (ru) * 2017-05-22 2018-10-11 Федеральное государственное казенное военное образовательное учреждение высшего образования "Краснодарское высшее военное училище имени генерала армии С.М. Штеменко" Министерство обороны Российской Федерации СПОСОБ ТРАНСЛЯЦИОННОГО УСЛОЖНЕНИЯ НЕЛИНЕЙНЫХ РЕКУРРЕНТНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ В ВИДЕ КОДОВ КВАДРАТИЧНЫХ ВЫЧЕТОВ, СУЩЕСТВУЮЩИХ В ПРОСТЫХ ПОЛЯХ ГАЛУА GF(p), И УСТРОЙСТВО ДЛЯ ЕГО РЕАЛИЗАЦИИ

Also Published As

Publication number Publication date
RU2439657C2 (ru) 2012-01-10

Similar Documents

Publication Publication Date Title
Patnala et al. A modernistic way for KEY generation for highly secure data transfer in ASIC design flow
CN103916236A (zh) 面向aes算法的抗功耗攻击方法及电路实现
CN108183790B (zh) 一种aes加密装置、芯片及系统
RU2009112944A (ru) Устройство формирования кодовых словарей нелинейных рекуррентных последовательностей
Jothi et al. Parallel RC4 Key Searching System Based on FPGA
CN103441813A (zh) 一种用于cdma系统的低相关二元序列集生成方法
RU154062U1 (ru) Устройство для перебора перестановок
CN109714151A (zh) 基于aes-gcm的芯片数据处理方法及系统
Yan et al. Hardware implementation of the Salsa20 and Phelix stream ciphers
RU2446444C1 (ru) Генератор псевдослучайных последовательностей
CN101232367B (zh) 混沌函数的无乘除混沌加/解密方法及其电路
CN101355423B (zh) 流密码生成方法
Du et al. Trace representation of binary generalized cyclotomic sequences with length p m
RU2006104078A (ru) Устройство формирования кодовых словарей нелинейных рекуррентных последоватльностей
RU82974U1 (ru) Устройство криптографической защиты информации
TW201039231A (en) A normal distributed random number generator by using the CLT and the random number generating method thereof
Lu et al. The research and efficient FPGA implementation of Ghash core for GMAC
RU2453906C2 (ru) Способ передачи двоичной информации и устройство его осуществления
Alam et al. Single chip encryptor/decryptor core implementation of AES algorithm
Shastry et al. Rolled architecture based implementation of AES using T-Box
Shams et al. Cryptosystem an Implementation of RSA using Verilog
Pan et al. The Research of Chaos-based SMS Encryption in Mobile Phone
Burns et al. Efficient advanced encryption standard implementation using lookup and normal basis
Hiremath et al. Advanced encryption standard implemented on FPGA
Yan et al. Linear complexity of sequences produced by single cycle T-function