RU2008108693A - Устройство управления визуального индикатора - Google Patents
Устройство управления визуального индикатора Download PDFInfo
- Publication number
- RU2008108693A RU2008108693A RU2008108693/09A RU2008108693A RU2008108693A RU 2008108693 A RU2008108693 A RU 2008108693A RU 2008108693/09 A RU2008108693/09 A RU 2008108693/09A RU 2008108693 A RU2008108693 A RU 2008108693A RU 2008108693 A RU2008108693 A RU 2008108693A
- Authority
- RU
- Russia
- Prior art keywords
- along
- axes
- axis
- inputs
- block
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
- Programmable Controllers (AREA)
Abstract
Устройство управления визуального индикатора, содержащее блок адресов прямоугольных зон, блоки узловых значений по осям Х и Y и двухкоординатный интерполятор, причем выходы блока адресов прямоугольных зон соединены с адресными входами двухкоординатного интерполятора и с входами блоков узловых значений по осям Х и Y соответственно, входы блока адресов прямоугольных зон соединены с входами развертывающих функций по осям Х и Y двухкоординатного интерполятора, а выходы блоков узловых значений по осям Х и Y соединены с входами данных двухкоординатного интерполятора по одноименным осям, отличающееся тем, что, с целью повышения быстродействия в рабочем режиме, в него введены генератор тактовых импульсов, счетчики адресные по осям Х и Y, первые и вторые блоки замыкающих ключей по осям Х и Y, блоки размыкающих ключей про осям Х и Y, запоминающее устройство и инвертор, при этом генератор тактовых импульсов соединен с входом счетчика адресного по оси X, выход которого соединен с входом счетчика адресного по оси Y, а выходы счетчиков адресных по осям Х и Y соединены с одноименными входами первых замыкающих ключей по осям Х и Y, входы блоков размыкающих ключей по осям Х и Y соединены с входами устройства по одноименным осям, выходы первого блока размыкающих ключей по оси Х и блока замыкающих ключей по оси Х соединены с первым входом блока адресов прямоугольных зон и входом адреса по оси Х запоминающего устройства, выходы первого блока размыкающих ключей по оси Y и блока замыкающих ключей по оси Y соединены со вторым входом блока адресов прямоугольных зон и входом адреса по оси Y запоминающего устройства, выходы двухкоординатног
Claims (1)
- Устройство управления визуального индикатора, содержащее блок адресов прямоугольных зон, блоки узловых значений по осям Х и Y и двухкоординатный интерполятор, причем выходы блока адресов прямоугольных зон соединены с адресными входами двухкоординатного интерполятора и с входами блоков узловых значений по осям Х и Y соответственно, входы блока адресов прямоугольных зон соединены с входами развертывающих функций по осям Х и Y двухкоординатного интерполятора, а выходы блоков узловых значений по осям Х и Y соединены с входами данных двухкоординатного интерполятора по одноименным осям, отличающееся тем, что, с целью повышения быстродействия в рабочем режиме, в него введены генератор тактовых импульсов, счетчики адресные по осям Х и Y, первые и вторые блоки замыкающих ключей по осям Х и Y, блоки размыкающих ключей про осям Х и Y, запоминающее устройство и инвертор, при этом генератор тактовых импульсов соединен с входом счетчика адресного по оси X, выход которого соединен с входом счетчика адресного по оси Y, а выходы счетчиков адресных по осям Х и Y соединены с одноименными входами первых замыкающих ключей по осям Х и Y, входы блоков размыкающих ключей по осям Х и Y соединены с входами устройства по одноименным осям, выходы первого блока размыкающих ключей по оси Х и блока замыкающих ключей по оси Х соединены с первым входом блока адресов прямоугольных зон и входом адреса по оси Х запоминающего устройства, выходы первого блока размыкающих ключей по оси Y и блока замыкающих ключей по оси Y соединены со вторым входом блока адресов прямоугольных зон и входом адреса по оси Y запоминающего устройства, выходы двухкоординатного интерполятора по осям Х и Y через вторые блоки замыкающих ключей подключены к входам данных запоминающего устройства по одноименным осям, которые являются также выходами устройства по осям Х и Y, причем другие входы управления первых и вторых блоков замыкающих ключей и блоков размыкающих ключей по осям Х и Y и вход разрешения записи запоминающего устройства соединены с входом управления устройства, а вход разрешения чтения запоминающего устройства соединен с входом управления устройства через инвертор.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2008108693/09A RU2380762C2 (ru) | 2008-03-05 | 2008-03-05 | Устройство управления визуального индикатора |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2008108693/09A RU2380762C2 (ru) | 2008-03-05 | 2008-03-05 | Устройство управления визуального индикатора |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2008108693A true RU2008108693A (ru) | 2009-09-10 |
RU2380762C2 RU2380762C2 (ru) | 2010-01-27 |
Family
ID=41166187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2008108693/09A RU2380762C2 (ru) | 2008-03-05 | 2008-03-05 | Устройство управления визуального индикатора |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2380762C2 (ru) |
-
2008
- 2008-03-05 RU RU2008108693/09A patent/RU2380762C2/ru active
Also Published As
Publication number | Publication date |
---|---|
RU2380762C2 (ru) | 2010-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2019120293A1 (en) | Off-chip memory address scrambling apparatus and method for system on chip | |
JP2008059193A (ja) | クロック切替回路 | |
Amil et al. | Organization and identification of solutions in the time-delayed Mackey-Glass model | |
Bhasin et al. | Exploiting FPGA block memories for protected cryptographic implementations | |
RU2008108693A (ru) | Устройство управления визуального индикатора | |
CN102902510B (zh) | 一种有限域求逆器 | |
RU2010125733A (ru) | Адаптивное цифровое сглаживающее устройство | |
Zhang et al. | Local derivations on certain CSL algebras | |
RU2005120896A (ru) | Устройство поиска информации | |
CN105703745B (zh) | 一种时钟状态指示电路及方法 | |
Kareem et al. | Assessing Temperature Sensitivity and Ring Oscillator Count Impact on Configurable Ring Oscillator PUF Performance | |
RU2011103405A (ru) | Селектор временных интервалов | |
Venkata et al. | Design and modelling an attack on multiplexer based physical unclonable function | |
RU2002111059A (ru) | Устройство поиска информации | |
Huang et al. | A delay-based PUF design using multiplexer chains | |
RU2009102674A (ru) | Устройство защиты от несанкционированного доступа к информации | |
Narayanapuram et al. | A New Side Channel Resistant Hybrid PUF Based Light Weight True Random Number Generator | |
Ho et al. | A dynamic-voltage-scaling 1kbyte× 8-bit non-imprinting Master-Slave SRAM with high speed erase for low-power operation | |
JP2011250057A (ja) | 分周回路、分周装置及び電子機器 | |
Anuroop et al. | Hardware software codesign for a hybrid substitution box | |
RU2008124113A (ru) | Цифровое устройство циклического действия | |
Shahila et al. | Designing and Analyzing Secure SoC Architecture for IoT Devices | |
RU2421770C1 (ru) | Стохастический генератор функций уолша | |
Sandeep et al. | Hardware implementation of elliptic curve cryptography over binary field | |
RU2224356C2 (ru) | Ячейка памяти |