RU2006103C1

RU2006103C1 - Integrated circuit of high-voltage rectifier

Info

Publication number: RU2006103C1
Authority: RU
Inventors: В.И. Татьянин
Original assignee: Акционерное общество открытого типа "Томилинский завод полупроводниковых приборов"
Priority date: 1991-06-28
Filing date: 1991-06-28
Publication date: 1994-01-15

Abstract

FIELD: microelectronics. SUBSTANCE: structure of integrated circuit of high-voltage rectifier is provided with side injection. The "hidden" n_t layer in transformed in near-contact zone and p-type active conductivity zone is limited from four sides by mesa recesses of such depth which ensures distance not less than 25 microns between n_t- and n_t-type conductivity zones on n-layer along sides of V-shaped recess and under recess apex. EFFECT: extended operating capabilities.

Description

Изобретение относится к области микроэлектроники, в частности, к интегральным устройствам, работающим непосредственно от сетевого напряжения 220 В. The invention relates to the field of microelectronics, in particular, to integrated devices operating directly from a mains voltage of 220 V.

Разработка и применение высоковольтного двухполупериодного выпрямителя (диодной сборки и в интегральном исполнении) способствует дальнейшей миниатюризации РЭА с одновременным повышением надежности. The development and application of a high-voltage half-wave rectifier (diode assembly and integrated design) contributes to the further miniaturization of CEA with a simultaneous increase in reliability.

Известно устройство, в котором для создания выпрямительных мостов двухполупериодного выпрямления используются выпрямительные блоки из двух пар диодов: с общим анодом и общим катодом. Выпрямитель, собранный из таких блоков, представляет собой гибридную сборку. A device is known in which rectifier blocks of two pairs of diodes are used to create rectifier bridges of half-wave rectification: with a common anode and a common cathode. A rectifier assembled from such blocks is a hybrid assembly.

Недостатком известного устройства является невысокие значения пробивных напряжений. A disadvantage of the known device is the low value of breakdown voltage.

Наиболее близким техническим решением является интегральная схема высоковольтного выпрямителя, содержащая поликристаллическую несущую подложку, слой высокоомного кремния ориентации [100] n-типа проводимости с приконтактными областями n⁺-типа проводимости, изолированный от несущей подложки двойным диэлектрическим карманом, в слое n-типа проводимости сформирована область p-типа проводимости, изолированная от высокоомного слоя по торцам V-образными диэлектрическими канавками со всех сторон.The closest technical solution is the integrated circuit of a high-voltage rectifier containing a polycrystalline carrier substrate, a layer of high-resistance silicon of orientation [100] of the n-type conductivity with contact regions of the n ⁺ type of conductivity, isolated from the carrier substrate by a double dielectric pocket, in the n-type conductivity layer is formed the p-type region of conductivity isolated from the high-resistance layer at the ends by V-shaped dielectric grooves on all sides.

В таких структурах пробивные напряжения уже достигают 200-300 В. In such structures, breakdown voltages already reach 200-300 V.

Однако использованные в таких структурах технические приемы не позволяют получить пробивные напряжения до 500 В. However, the techniques used in such structures do not allow to obtain breakdown voltages up to 500 V.

Цель изобретения - повышение пробивного напряжения до 500 В и минимизация линейных размеров. The purpose of the invention is to increase the breakdown voltage to 500 V and minimize the linear dimensions.

Поставленная цель достигается тем, что в интегральной схеме высоковольтного выпрямителя, содержащего поликристаллическую несущую подложку, слой высокоомного кремния ориентации [100] n-типа проводимости с приконтактными областями n⁺-типа проводимости, изолированный от несущей подложки двойным диэлектрическим карманом, в слое n-типа проводимости сформирована область p-типа проводимости, изолированная от высокоомного кремния по торцам V-образными диэлектрическими канавками со всех сторон, расстояние между областями n⁺-типа и p-типа проводимостей по высокоомному слою вдоль боковых сторон канавок не менее 25 мкм.This goal is achieved by the fact that in the integrated circuit of a high-voltage rectifier containing a polycrystalline carrier substrate, a layer of high-resistance silicon of orientation [100] of the n-type conductivity with contact regions of the n ⁺ type conductivity, isolated from the carrier substrate by a double dielectric pocket, in the n-type layer conductivity region is formed p-type conductivity, isolated from the high-resistance silicon at the ends of V-shaped grooves dielectric from all sides, the distance between the regions of n ⁺ -type and p-type wire Axle for high resistance layer along the sides of the grooves is not less than 25 microns.

Изобретение поясняется чертежом, на котором представлен поперечный разрез структуры интегральной схемы высоковольтного выпрямителя. The invention is illustrated by the drawing, which shows a cross section of the structure of the integrated circuit of a high-voltage rectifier.

На чертеже обозначено: поликристаллическая несущая подложка 1, области 2 высокоомного кремния ориентации [100] n-типа проводимости, слой 3 диэлектрика, образующий карман с областью 2 высокоомного кремния, пассивирующий слой 4 окиси кремния, области 5 p-типа проводимости, приконтактные области 6 n⁺-типа проводимости, металлизация 7.The drawing indicates: polycrystalline carrier substrate 1, region 2 of high-resistance silicon orientation [100] n-type conductivity, layer 3 of the dielectric, forming a pocket with region 2 of high-resistance silicon, passivation layer 4 of silicon oxide, region 5 p-type conductivity, contact area 6 n ⁺ -type of conductivity, metallization 7.

Интегральная схема высоковольтного выпрямителя выполнена на структуре КСДИ, которая представляет собой несущую подложку 1 из поликремния, в которой созданы области 2 из монокристаллического кремния с ориентацией [100] с удельным сопротивлением ρ = 20 Ом ^. см и изолированные диэлектрическим слоем 3, состоящим из термического окисла толщиной 1,2 мкм и пиролитического окисла толщиной 1,5-2 мкм. Глубина исходного кармана перед шлифовкой составляет 30-35 мкм, после вскрытия 20-30 мкм. Структура пассивирована слоем 4 SiO₂ (или ССС) толщиной ≥ 1 мкм. Через вскрытые окна в пассивирующем слое 4 созданы активные области 5 p-типа проводимости, имеющие глубину X_jp = 6 ± 1 мкм, поверхностное сопротивление R_s = 100-160 Ом/□ , и области 6 n+-типа проводимости X_jp = 3 мкм, R_s = 2-4 Ом/□ , расстояние между которыми 20 ±1 мкм. Во время диффузии p-область 5 и n⁺-область 6 диффундируют под маску из слоя 4 на 6 мкм и 3 мкм соответственно. В этом случае расстояние между областью 6 n⁺-типа проводимости и активной областью 5 p-типа проводимости с учетом растравливания окон при фотолитографии по 1 мкм составляет
20 - (3 + 6 + 2) = 9 мкм, где 20 мкм - расстояние на фотошаблоне между областями 5 и 6,
3 мкм - боковая диффузия n₊-типа проводимости,
6 мкм - боковая диффузия p-типа проводимости,
2 мкм - уход размеров при травлении SiO₂ при фотолитографиях (под диффузию бора 1 мкм + 1 мкм под диффузию фосфора).The integrated circuit of the high-voltage rectifier is made on the structure of an KSDI, which is a carrier substrate 1 made of polysilicon, in which regions 2 are made of single-crystal silicon with an orientation of [100] with a resistivity of ρ = 20 Ohms ^. cm and insulated with a dielectric layer 3 consisting of thermal oxide with a thickness of 1.2 μm and pyrolytic oxide with a thickness of 1.5-2 μm. The depth of the initial pocket before grinding is 30-35 microns, after opening 20-30 microns. The structure is passivated by a layer of 4 SiO ₂ (or CCC) with a thickness of ≥ 1 μm. Active windows 5 of p-type conductivity having depth X _jp = 6 ± 1 μm, surface resistance R _s = 100-160 Ohm / □, and regions of 6 n + -type conductivity X _jp = 3 μm are created through the opened windows in the passivating layer 4 , R _s = 2-4 Ohm / □, the distance between which is 20 ± 1 μm. During diffusion, the p-region 5 and n ⁺ -region 6 diffuse under the mask from layer 4 by 6 μm and 3 μm, respectively. In this case, the distance between the region of the 6n ⁺ type of conductivity and the active region of the 5th p-type conductivity, taking into account the etching of the windows during photolithography of 1 μm, is
20 - (3 + 6 + 2) = 9 μm, where 20 μm is the distance on the photomask between regions 5 and 6,
3 μm - lateral diffusion of n ₊ -type conductivity,
6 μm - lateral diffusion of p-type conductivity,
2 μm — size deviation during etching of SiO ₂ during photolithography (for boron diffusion 1 μm + 1 μm for phosphorus diffusion).

Для кремния удельное сопротивление ρ= 20 Ом ^. см, что соответствует концентрации N = 2 ^. 10¹⁴ см^-3 и ширине области объемного заряда, равной 0-10 мкм, пробивное напряжение U_проб ≥ 250 В. При напряжениях U_проб ≥ 250 В происходит смыкание области объемного заряда с n⁺-областью 6 и пробой диода. Для увеличения пробивных напряжений до 500 В область объемного заряда распространится на ≈ 25 мкм, а напряжение лавинного пробоя для кремния с ρ= 20 Ом ^. см составит 1000 В.For silicon, the resistivity is ρ = 20 Ohms ^. cm, which corresponds to a concentration of N = 2 ^. 10 ¹⁴ cm ^-3 and the width of the space charge region equal to 0-10 μm, the breakdown voltage of U _samples ≥ 250 V. At voltages U of _samples ≥ 250 V, the region of space charge with the n ⁺ -region 6 closes and the diode breaks. To increase the breakdown voltages up to 500 V, the space charge region extends to ≈ 25 μm, and the avalanche breakdown voltage for silicon with ρ = 20 Ohms ^. cm will be 1000 V.

Для реализации в планарном варианте интегральной схемы U_проб до 500 В общее расстояние между областями 6 и 5 n⁺-типа проводимости и p-типа проводимости должно быть не менее 36 мкм, которые складываются из:
(1 + 1) мкм - растравливание при фотолитографии,
6 мкм - боковая диффузия активных областей p-типа проводимости;
3 мкм - боковая диффузия n⁺-типа областей 6;
25 мкм - ширина области объемного заряда при U_проб = 500 В и ρ = 20 Ом ^. см.For the implementation in the planar version of the integrated circuit of U _samples up to 500 V, the total distance between the regions of 6 and 5 of the n ⁺ type of conductivity and p-type conductivity should be at least 36 μm, which are composed of:
(1 + 1) microns - etching during photolithography,
6 μm — lateral diffusion of p-type active regions;
3 μm — lateral diffusion of the n ⁺ -type of regions 6;
25 microns - the width of the space charge region at U _samples = 500 V and ρ = 20 Ohms ^. cm.

При зазорах между областями 5 и 6 p-типа и n⁺-типов проводимости соответственно 36 мкм область объемного заряда при обратном смещении в 500 В не приводит к смыканию с областью n+-типа проводимости и к пробою диода.For gaps between regions 5 and 6 of the p-type and n ⁺ types of conductivity, respectively 36 μm, the space charge region with a reverse bias of 500 V does not lead to the closure of the diode with the region of the n + type conductivity.

За счет уменьшения зазоров между областями 5 и 6 соответственно можно уменьшить размер кристалла по каждой его стороне, что увеличит съем кристаллов с пластины. By reducing the gaps between regions 5 and 6, respectively, it is possible to reduce the size of the crystal on each side thereof, which will increase the removal of crystals from the plate.

Изобретение позволяет по сравнению с известными приборами повысить пробивные напряжения до 500 В и увеличить съем кристаллов с пластины КСДИ более, чем на 50% . (56) Зи С. М. Физика полупроводниковых приборов. М. , Мир, т. 1, 1984, с. 295. The invention allows, in comparison with known devices, to increase the breakdown voltage to 500 V and to increase the removal of crystals from the KSDI plate by more than 50%. (56) Zi S.M. Physics of semiconductor devices. M., World, vol. 1, 1984, p. 295.

Брюхно Н. А. и др. Кремниевые структуры с диэлектрической изоляцией для изделий микроэлектроники. Обзоры по электронной технике, серия 3, вып. 4 (1304), 1987, с. 10-11, рис. 66. Bryukhno N. A. et al. Silicon structures with dielectric insulation for microelectronics products. Electronic Technology Reviews, Series 3, no. 4 (1304), 1987, p. 10-11, fig. 66.

Claims

HIGH-VOLTAGE RECTIFIER INTEGRAL CIRCUIT containing a polycrystalline carrier substrate, an n-type [100] high-resistance silicon layer of the n-type conductivity with contact regions of the n ⁺ type conductivity, isolated from the carrier substrate by a double dielectric valve, a p-type region is formed in the n-type conductivity layer isolated from high-resistance silicon at the ends by V-shaped dielectric grooves on all sides, characterized in that, in order to increase the breakdown voltage to 500 V and minimize linear sizes, the distance between the regions of n ⁺ -type and p-type conductivities of high resistance layer along the sides of the grooves is not less than 25 microns.