Устройство аппаратной реализации вероятностных генетических алгоритмов, содержащее генераторы случайного числа, выходы которых связаны с первыми входами компараторов, регистры вероятности, выходы которых связаны со вторыми входами компараторов, компараторы выходы которых связаны с входами буферных регистров, буферные регистры, первые выходы которых связаны с первыми входами соответствующих им регистров вероятности и соответствующим входом первого вычислителя функции пригодности, вторые выходы которых связаны со вторыми входами соответствующих им регистров вероятности и соответствующим входом второго вычислителя функции пригодности, первый и второй вычислитель функции пригодности, выходы которых поступают на соответственно первый и второй входы блока сравнения, блок сравнения, выход которого поступает на третий вход регистров вероятности, отличающееся тем, что в него введены блок микропрограммного управления, выходы которого связаны с первыми управляющими входами всех блоков устройства, блок генерации популяции, включающий генераторы случайного числа, регистры вероятности и компараторы, первый вход которого связан с блоком инициализации, выход которого связан с третьим входом блока мультиплексоров и первым входом блока вычисления критерия, блок памяти, включающий память популяции, хранящую множество сгенерированных и элитных хромосом в одном адресном пространстве памяти и память критериев, хранящая значение критерия для соответствующей хромосомы, расположенной по соответствующему адресу в памяти популяции, четыре входа которого связаны с четырьмя выходами блока мультиплексоров, первый выход которого связан со вторым входом блока вычисления критерия, второй выход связан с пятым входом блока мультиплексоров, третий выход связан с выходным портом устройства (найденное решение), блок отбора, содержащий множество модулей отбора (селекторов), каждый из которых содержит входной регистр модуля отбора для пропускания значения критерия от входного регистра текущего модуля к другому модулю и компаратору отбора, который сравнивает значение критерия во входном регистре текущего модуля и значение критерия в регистре хранения лучшего критерия и формирует сигнал передачи худшего значения критерия и соответствующего ему адреса хромосомы последующему модулю и сохранению лучшего значения критерия и соответствующего ему адреса хромосомы в данном модуле отбора, регистр хранения лучшего критерия, регистр адреса хромосомы с лучшим значением критерия, где указанный регистр хранения лучшего критерия и адреса хромосомы выводят хранимые значения, в параллель с аналогичными регистрами других модулей одновременно последующему модулю отбора и блоку формирования элитной области, вход которого связан с пятым выходом блока мультиплексоров, выход которого связан с первым входом блока формирования элитной области, блок вычисления критерия, содержащий совокупность оценочных вычислителей образующих комбинаторную схему вычисления критерия, второй управляющий вход которого связан с первым выходом блока формирования разрядности хромосомы, первый выход которого связан с первым входом блока мультиплексоров, второй выход которого связан с выходным портом устройства (признак нахождения результата), третий выход которого связан со вторым управляющим входом блока генерации прерывания, блок формирования элитной области, выход которого связан с четвертым входом блока мультиплексоров, блок вычисления вероятности, вход которого связан с шестым выходом блока мультиплексоров, второй управляющий вход которого связан с первым выходом блока формирования разрядности хромосомы, выход которого связан со вторым входом блока генерации популяции, блок формирования разрядности хромосомы, вход которого связан с входным портом устройства (размер хромосомы), второй управляющий выход которого связан со вторым управляющим входом блока генерации популяции, блок адресного указателя, содержащего совокупность регистров адресного указателя и набор мультиплексоров, обеспечивающего установку соответствующего адреса записи/чтения хромосомы и значения критерия на соответствующие блоки, в зависимости от режима функционирования, вход которого связан с выходом блока инициализации, управляющий выход которого связан с третьим управляющим входом блока генерации прерываний, выход которого связан со вторым входом блока мультиплексоров, блок микропрограммного управления, три входа которого связаны с входными портами устройства (сигнал чтения результата, синхронизации и разрешения работы устройства), четвертый вход связан с выходом блока генерации прерываний, блок генерации прерываний, четвертый управляющий вход которого связан с выходом блока вычисления величины элитной области, пятый управляющий вход которого связан с третьим выходом блока инициализации, блок вычисления величины элитной области, второй и третий управляющий входы которого связаны с входными портами устройства (размер популяции и коэффициент величины элитной области), блок инициализации, все входы которого связаны с входными портами устройства (размер популяции и коэффициент величины элитной области, значение случайного числа, сигнал выбора предустановки случайного числа и количество итерационных циклов).