Claims (1)
Устройство подавления узкополосных помех, содержащее широкополосный усилитель промежуточной частоты, вход которого является входом устройства, выходом присоединен к входу подавителя узкополосных помех, содержащего n параллельных каналов, каждый из которых состоит из последовательно соединенных узкополосного усилителя промежуточной частоты и элемента подавления узкополосных помех, причем все входы узкополосных усилителей промежуточной частоты соединены между собой и с выходом широкополосного усилителя промежуточной частоты, а также последовательно соединенные сумматор и согласованный фильтр, состоящий из последовательно соединенных перемножителя, первый вход которого соединен с входом согласованного фильтра, и интегратора, выход которого является выходом устройства, и генератора опорного сигнала, выход которого соединен с вторым входом перемножителя, отличающееся тем, что введены первый и второй преобразователи параллельного кода в последовательный, последовательно соединенные генератор тактовых импульсов, вторым выходом присоединенный к входу первого счетчика, k-выходов которого соединены с k-входами дешифратора, а также первый и второй блоки сжатия частотного спектра; при этом n-выходов первой группы узкополосных усилителей промежуточной частоты от первого до n/2 соединены соответственно с вторыми, сигнальными входами смесителей первого блока сжатия частотного спектра, а n-выходов второй группы узкополосных усилителей промежуточной частоты от n/2+1 до n соединены соответственно с вторыми, сигнальными входами смесителей второго блока сжатия частотного спектра, n-выходов элементов подавления узкополосных помех первой группы от первого до n/2 соединены с n-входами первого преобразователя параллельного кода в последовательный, выход которого присоединен к соединенным между собой вторым входам блоков совпадения первого блока сжатия частотного спектра, а n-выходов элементов подавления узкополосных помех второй группы от n/2+1 до n соединены с n-входами второго преобразователя параллельного кода в последовательный, выход которого присоединен к соединенным между собой вторым входам блоков совпадения второго блока сжатия частотного спектра, синхронизируемые входы первого и второго преобразователей параллельного кода в последовательный соединены между собой и с первым выходом генератора тактовых импульсов; в первом и втором блоках сжатия частотного спектра, каждый из которых содержит n/2 параллельных каналов, входы триггеров первых, вторых, ... и n/2 каналов попарно соединены между собой и каждая пара соединена с одним из соответствующих k-выходов дешифратора; кроме того, выход триггера соединен к первому входу блока совпадения, выход которого соединен с входом второго счетчика, k-выходов которого соединены с k-входами гетеродина, выход которого соединен с первым, гетеродинным входом смесителя, выход которого соединен с одним из n-входов сумматора.A narrowband interference suppression device comprising a broadband intermediate frequency amplifier, the input of which is the input of the device, is connected to an input of a narrowband interference suppressor containing n parallel channels, each of which consists of a series-connected narrowband intermediate frequency amplifier and a narrowband interference suppression element, all inputs narrow-band amplifiers of intermediate frequency are interconnected and with the output of a broadband amplifier of intermediate frequency, and that the same series-connected adder and matched filter, consisting of series-connected multiplier, the first input of which is connected to the input of the matched filter, and an integrator, the output of which is the output of the device, and a reference signal generator, the output of which is connected to the second input of the multiplier, characterized in that first and second converters of parallel code to serial, serially connected clock generator, the second output connected to the input of the first count a detector, the k-outputs of which are connected to the k-inputs of the decoder, as well as the first and second compression blocks of the frequency spectrum; the n-outputs of the first group of narrow-band amplifiers of intermediate frequency from the first to n / 2 are connected respectively to the second, signal inputs of the mixers of the first compression unit of the frequency spectrum, and the n-outputs of the second group of narrow-band amplifiers of intermediate frequency from n / 2 + 1 to n are connected respectively, with the second, signal inputs of the mixers of the second compression block of the frequency spectrum, the n-outputs of the narrowband interference suppression elements of the first group from the first to n / 2 are connected to the n-inputs of the first parallel code converter in the serial, the output of which is connected to the second inputs of the matching blocks of the first compression unit of the frequency spectrum, and the n-outputs of the narrowband interference suppression elements of the second group from n / 2 + 1 to n are connected to the n-inputs of the second parallel code to serial converter, the output of which is connected to the interconnected second inputs of the coincidence blocks of the second compression block of the frequency spectrum, the synchronized inputs of the first and second converters of the parallel code into a serial connection are interconnected and with the first output of the clock; in the first and second compression blocks of the frequency spectrum, each of which contains n / 2 parallel channels, the inputs of the triggers of the first, second, ... and n / 2 channels are paired together and each pair is connected to one of the corresponding k-outputs of the decoder; in addition, the trigger output is connected to the first input of the coincidence unit, the output of which is connected to the input of the second counter, the k-outputs of which are connected to the k-inputs of the local oscillator, the output of which is connected to the first heterodyne input of the mixer, the output of which is connected to one of the n-inputs adder.