RU187250U1

RU187250U1 - Ethernet коммутатор

Info

Publication number: RU187250U1
Application number: RU2018141846U
Authority: RU
Inventors: Владимир Алексеевич Людвиг; Гусейн Сергеевич Каландаров
Original assignee: Общество с ограниченной ответственностью "БУЛАТ"
Priority date: 2018-11-28
Filing date: 2018-11-28
Publication date: 2019-02-26

Abstract

Полезная модель относится к системам передачи данных, в частности к модульной, масштабируемой структуре для построения коммутаторов сетей быстрого Ethernet, обращающихся к общей шине распределения данных, и к методу распределения кадров в сети Ethernet в режиме "сохранить-и-переслать" (store-and-forward).Ethernet коммутатор, содержащий процессор контроля, модуль коммутации, соединенный шиной с процессором контроля, N буферов для организации очереди, первые выходы которых соединены с соответствующими входами модуля коммутации, а вторые входы соединены шиной с процессором контроля, N портов, первые входы которых соединены с N выходами процессора контроля, вторые входы - с соответствующими выходами модуля коммутации, а выходы - с первыми входами буферов для организации очереди, блок MAC адресов и номеров портов, связанный шиной с процессором контроля, блок питания, отличающийся тем, что в него дополнительно введены контроллер защищенного доступа, первый вход/выход которого соединен с первым входом/выходом процессора контроля, постоянное запоминающее устройство, вход/выход которого соединен со вторым входом/выходом контроллера защищенного доступа, оперативное запоминающее устройство, вход/выход которого соединен со вторым входом/выходом процессора контроля.

Description

Полезная модель относится к системам передачи данных, в частности, к модульной, масштабируемой структуре для построения коммутаторов сетей быстрого Ethernet, обращающихся к общей шине распределения данных, и к методу распределения кадров в сети Ethernet в режиме "сохранить-и-переслать" (store-and-forward).

Наиболее близким техническим решением является устройство, описанное в http://www.fiberman.ru/articles/fast-gigabit-ethernet/ethernet/switch/ - прототип.

Данный коммутатор содержит процессор контроля, модуль коммутации, соединенный шиной с процессором контроля, N буферов для организации очереди, первые выходы которых соединены с соответствующими входами модуля коммутации, а вторые входы соединены шиной с процессором контроля, N портов, первые входы которых соединены с соответствующими выходами процессора контроля, вторые входы соединены с соответствующими выходами модуля коммутации, а выходы - с первыми входами буферов для организации очереди, блок MAC адресов и номеров портов, связанный шиной с процессором контроля; блок питания.

Цель полезной модели - защита программного обеспечения коммутатора от возможного взлома.

Поставленная цель достигается тем, что в устройство, содержащее процессор контроля, модуль коммутации, соединенный шиной с процессором контроля, N буферов для организации очереди, первые выходы которых соединены с соответствующими входами модуля коммутации, а вторые входы соединены шиной с процессором контроля, N портов, первые входы которых соединены с N выходами процессора контроля, вторые входы - с соответствующими выходами модуля коммутации, а выходы - с первыми входами буферов для организации очереди, блок MAC адресов и номеров портов, связанный шиной с процессором контроля, блок питания, отличающееся тем, что в него дополнительно введены контроллер защищенного доступа, первый вход/выход которого соединен с первым входом/выходом процессора контроля, постоянное запоминающее устройство, вход/выход которого соединен со вторым входом/выходом контроллера защищенного доступа, оперативное запоминающее устройство, вход/выход которого соединен со вторым входом/выходом процессора контроля.

Сравнение с прототипом показывает, что заявляемое устройство отличается наличием новых блоков и их связями между ними. Таким образом, заявляемое устройство соответствует критерию «новизна».

Сравнение заявляемого решения с другими техническими решениями показывает, что перечисленные элементы, используемые в блоках, являются известными, однако их введение в указанной связи с остальными элементами приводит к решению новой задачи защиты программного обеспечения коммутатора от возможного взлома. Это подтверждает соответствие технического решения критерию «существенные отличия».

На фиг. 1 показана общая блок-схема предлагаемого устройства, в составе процессора контроля 1, модуля коммутации 2, N буферов для организации очереди FIFO 3, N портов ввода/вывода данных 4, таблицы MAC адресов и номеров портов 5, блока питания (БП1) 6, контроллера защищенного доступа7, постоянного запоминающего устройства (ПЗУ) 8, оперативного запоминающего устройства (ОЗУ) 9.

Устройство работает следующим образом.

Коммутатор работает на втором канальном уровне OSI модели. Главное назначение коммутатора - обеспечение разгрузки сети посредством локализации трафика в пределах отдельных сегментов.

Ключевым звеном коммутатора является архитектура без блокирования (non-blocking), которая позволяет установить множественные связи Ethernet между разными парами портов одновременно, причем кадры не теряются в процессе коммутации. Сам трафик между взаимодействующими сетевыми устройствами остается локализованным. Локализация осуществляется с помощью адресных таблиц, устанавливающих связь каждого порта с адресами сетевых устройств, относящихся к сегменту этого порта.

Порты коммутатора (RJ-45) 4 обычно делают типа MDI-X. Современные коммутаторы имеют множество дополнительных возможностей, среди которых: фильтрация по МАС-адресам, построение виртуальных сетей, функция контроля потока, автоконфигурирование порта 10Base-T/100Base-ТХ, поддержка дуплексного режима передачи.

Ethernet-коммутатор сегодня включает в себя множество компонентов, работающих на шинах SPI bus (serial peripheral interface bus), I²C (inter-intergrated circuit), PMBus (Power Management Bus) и других. В число этих компонентов входят контроллер защищенного доступа 7, модули оперативного и постоянного запоминающих устройств (ОЗУ 9 и ПЗУ 8 соответственно) и многие другие.

При включении коммутатора по управляющим сигналам процессора контроля 1 образ программного обеспечения коммутатора считывается из ПЗУ 8 и загружается через контроллер защищенного доступа 7 в оперативную память коммутатора и далее в ОЗУ 9. Само по себе это нормально, однако если злоумышленник вскроет коммутатор, выпаяет или демонтирует ПЗУ 8 (модуль NAND Flash), то сможет обеспечить доступ к программному обеспечению коммутатора, скачать его и в дальнейшем использовать его в своих целях.

В нашем случен доступ к ПЗУ 8 будет осуществляться не напрямую, а через контроллер защищенного доступа 7, который будет кодировать/декодировать передаваемые данные. Таким образом, в ПЗУ 8 данные будут всегда находиться в закодированном виде и кража модуля памяти ничего не даст злоумышленнику. Демонтаж же самого контроллера защищенного доступа 7 с последующим подключением к нему программатора тоже не нарушит конфиденциальность сведений ввиду возможности добавления запрета на чтение контроллера защищенного доступа 7. Модель контроллера защищенного доступа 7 - ST Microelectronics STM32F215.

Таким образом, рассмотренное техническое решение позволяет обеспечить защиту программного обеспечения коммутатора от возможного взлома.

Claims

Ethernet коммутатор, содержащий процессор контроля, модуль коммутации, соединенный шиной с процессором контроля, N буферов для организации очереди, первые выходы которых соединены с соответствующими входами модуля коммутации, а вторые входы соединены шиной с процессором контроля, N портов, первые входы которых соединены с N выходами процессора контроля, вторые входы - с соответствующими выходами модуля коммутации, а выходы - с первыми входами буферов для организации очереди, блок MAC адресов и номеров портов, связанный шиной с процессором контроля, блок питания, отличающийся тем, что в него дополнительно введены контроллер защищенного доступа, первый вход/выход которого соединен с первым входом/выходом процессора контроля, постоянное запоминающее устройство, вход/выход которого соединен со вторым входом/выходом контроллера защищенного доступа, оперативное запоминающее устройство, вход/выход которого соединен со вторым входом/выходом процессора контроля.