RU173234U1 - Устройство раунда шифрования данных по алгоритму "магма" и стандарту гост р 34.12-2015 - Google Patents

Устройство раунда шифрования данных по алгоритму "магма" и стандарту гост р 34.12-2015 Download PDF

Info

Publication number
RU173234U1
RU173234U1 RU2017107221U RU2017107221U RU173234U1 RU 173234 U1 RU173234 U1 RU 173234U1 RU 2017107221 U RU2017107221 U RU 2017107221U RU 2017107221 U RU2017107221 U RU 2017107221U RU 173234 U1 RU173234 U1 RU 173234U1
Authority
RU
Russia
Prior art keywords
block
substitution
standard
data
round
Prior art date
Application number
RU2017107221U
Other languages
English (en)
Original Assignee
Общество с ограниченной ответственностью "КАСКАД"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Общество с ограниченной ответственностью "КАСКАД" filed Critical Общество с ограниченной ответственностью "КАСКАД"
Priority to RU2017107221U priority Critical patent/RU173234U1/ru
Application granted granted Critical
Publication of RU173234U1 publication Critical patent/RU173234U1/ru

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09CCIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators

Landscapes

  • Storage Device Security (AREA)

Abstract

Полезная модель относится к шифровальным устройствам на основе стандарта шифрования данных. Техническим результатом полезной модели является создание устройства раунда шифрования данных по алгоритму «Магма» стандарта ГОСТ P 34.12-2015 с увеличенной тактовой частотой без увеличения длительности раунда в тактах (длительность раунда в тактах исходная и равна единице) за счет использования трех блоков суммирования, мультиплексора и трех блоков подстановки, которые позволяют увеличить тактовую частоту до величины F=1/((Т1/2+Т4)+Т2+Т3), где T1, Т2 и Т3 - времена работы блоков подстановки, а Т4 - время задержки мультиплексора. 3 ил.

Description

Заявленная полезная модель относится к шифровальным устройствам на основе стандарта шифрования данных, а именно к устройствам раунда шифрования данных по алгоритму «Магма» и стандарту ГОСТ P 34.12-2015, и может применяться в системах шифрования данных.
В 2015 году в России вышел новый стандарт блочного шифрования ГОСТ P 34.12-2015. В данном стандарте введены два алгоритма блочного шифрования «Кузнечик» и «Магма». Второй в значительной степени повторяет введенный еще в 1990 году стандарт ГОСТ 28147-89. По сравнению с алгоритмом «Кузнечик», алгоритм «Магма» обладает гораздо большей компактностью и простотой при аппаратной реализации и, соответственно, в некоторых устройствах, при которых требуется компактность, алгоритм «Магма» более предпочтителен. Однако главным его недостатком по сравнению с современными алгоритмами шифрования является низкая производительность главным образом из-за трудоемких, с точки зрения аппаратной реализации, операций преобразования данных.
Шифрацию/дешифрацию данных в алгоритме «Магма» осуществляют за 32 однотипных цикла (раундов), в ходе каждого из которых выполняют определенную последовательность действий, определяемых стандартом. Последовательность действий согласно стандарту определяется функцией преобразования:
Figure 00000001
где Vs - множество всех двоичных строк длины s, где s - целое неотрицательное число; нумерацию подстрок и компонент строки осуществляют справа налево начиная с нуля;
Вычисление значения функции g выполняют в три этапа. На первом этапе ее 32-битовый аргумент а складывают с подключом k по модулю 232. Далее на втором этапе данные при поступлении на блок подстановки t разбивают на восемь последовательных 4-битовых вектора, каждый из которых преобразуют в 4-битовый вектор соответствующим узлом замены π.
t(a)=t(а7||…||а0)=π7(а7)||…||π0(а0), где а=а7||…||а0 ∈ V32, ai ∈ V4, i=0, 1, …, 7;
На третьем этапе с помощью регистра сдвига производят циклический сдвиг влево на 11 позиций.
Для аппаратной реализации шифрования по ГОСТ P 34.12-2015 и ГОСТ 28147-89 используют устройство шифрования данных (Фиг. 1), содержащее устройство раунда, регистры для хранения различной информации, а также устройство управления, которое управляет всеми процессами устройства шифрования данных. Данные, такие как ключ и блок данных для шифрования с указанием адресов для размещения, подают в устройство шифрования по шине данных, при этом устройство управления размещает входные данные по соответствующим им регистрам. Блоки подстановки фиксированы и реализованы на регистрах в виде таблицы замен. Далее осуществляют пересылку служебной информации, такой как режим шифрации и команда старт, которая свидетельствует о том, что все данные загружены и можно начинать шифровать блок входных данных.
Наиболее близким к заявленной полезной модели является устройство раунда шифрования данных, описанное в патенте RU 2498416, в котором 32-битный фрагмент данных из блока данных (AREG) последовательно проходит стадию суммирования в блоке суммирования (SUM), подстановки в блоке подстановки (SUBST) и сдвига в блоке сдвига (SHIFT) и снова возвращается в блок данных (AREG) (Фиг. 2). Данное устройство раунда выбрано в качестве прототипа заявленной полезной модели.
Недостатком устройства раунда прототипа является малая величина тактовой частоты, определяемая суммой задержек данных в каждом блоке преобразования.
Техническим результатом заявленной полезной модели является создание устройства раунда шифрования данных по алгоритму «Магма» и стандарту ГОСТ P 34.12-2015 с увеличенной тактовой частотой без увеличения длительности раунда в тактах (длительность раунда в тактах исходная и равна единице), за счет использования трех блоков суммирования, мультиплексора и трех блоков подстановки, которые позволяют увеличить тактовую частоту до величины F=1/((Т1/2+Т4)+Т2+Т3), где T1, Т2 и Т3 - времена работы блоков подстановки, а Т4 - время задержки мультиплексора.
Поставленный технический результат достигнут путем создания устройства раунда шифрования данных по алгоритму «Магма» стандарта ГОСТ P 34.12-2015, содержащего три блока суммирования, три блока подстановки, мультиплексор и блок сдвига, причем входы блоков суммирования соединены с внешним блоком данных, а выходы соединены со входами блоков подстановки, входы мультиплексора соединены с выходом первого сумматора, с выходом второго блока подстановки и с выходом третьего блока подстановки, входы блока сдвига соединены с выходом первого блока подстановки и с выходом мультиплексора, а выход блока сдвига соединен с внешним блоком данных.
Для лучшего понимания заявленной полезной модели далее приводится ее подробное описание с соответствующими графическими материалами.
Фиг. 1. Схема устройства шифрования данных, выполненная согласно полезной модели и прототипу.
Фиг. 2. Схема устройства раунда шифрования данных, выполненная согласно прототипу.
Фиг. 3. Схема устройства раунда шифрования данных, выполненная согласно полезной модели.
Элементы:
1 - первый блок суммирования;
2 - второй блок суммирования;
3 - третий блок суммирования;
4 - первый блок подстановки;
5 - второй блок подстановки;
6 - третий блок подстановки;
7 - мультиплексор;
8 - блок сдвига.
Рассмотрим более подробно функционирование заявленного устройства раунда с задержкой, сбалансированной за счет расщепления операции сложения (Фиг. 3). Сумматор по модулю 232 SUM разбит на две части, в которых производят суммирование младших разрядов слагаемых (первый сумматор 1), и старшую часть, в которой производят суммирование старших разрядов слагаемых и переноса из младшей части. Поскольку заранее неизвестно, будет ли перенос равен 0 или 1, то старшая часть выполнена в виде двух блоков (второй сумматор 2 и третий сумматор 3), один из которых выполняет суммирование старших разрядов слагаемых и 0 (переноса нет), а другой - суммирование старших разрядов слагаемых и 1 (перенос есть). Блок подстановки также разбит на две части, причем старшая часть дублируется для каждого варианта суммы (первый, второй и третий блоки подстановки 4, 5 и 6). Это возможно сделать, так как блок подстановки оперирует нибблами (4 бита) независимо друг от друга.
Первый сумматор 1 размерностью (0…n) суммирует младшую часть данных и ключа, а второй и третий сумматоры 2 и 3 суммируют старшие части данных и ключа. Перенос из младшего первого сумматора 1 управляет работой мультиплексора 7 MX, который выбирает путь прохождения данных через второй и третий сумматоры 2 и 3.
Поскольку задержка данных в блоках подстановки 4, 5 и 6 SUBST одинакова и не зависит от размерности данных (подстановка работает с четырьмя битами независимо друг от друга) и задержки данных через первый блок подстановки 4 SUBST1 и второй блок подстановки 5 SUBST2 или третий блок подстановки 6 SUBST3 (в зависимости от пути прохождения данных) приблизительно равны, то, варьируя параметр n (он может меняться от 15 до 27 с шагом 4 (размер ниббла в битах), можно добиться компенсации задержки в мультиплексоре 7. В результате задержки в прохождении данных через первый сумматор 1 и второй и третий сумматоры 2 и 3 (в зависимости от выбора по состоянию переноса из первого сумматора 1) приблизительно равны.
Пусть время работы каждого блока соответствует T1, Т2 и Т3. Таким образом, тактовая частота всего заявленного устройства раунда равна F=1/(Т1+Т2+Т3). Введение расщепления операции суммирования позволяет увеличить тактовую частоту до величины F=1/((Т1/2+Т4)+Т2+Т3), где Т4 - задержка мультиплексора 7. Поскольку задержка в мультиплексоре 7 относительно небольшая по сравнению с задержкой в сумматорах 1-3, можно считать, что задержка будет приблизительно равна F=1/((Т1/2)+Т2+Т3).
По сравнению с решением, предложенным в прототипе RU 2498416, схема заявленного устройства раунда позволяет увеличить тактовую частоту без увеличения длительности раунда в тактах (то есть она будет исходной, равной единице).
Хотя описанный выше вариант выполнения полезной модели был изложен с целью иллюстрации заявленной полезной модели, специалистам ясно, что возможны разные модификации, добавления и замены, не выходящие из объема и смысла заявленной полезной модели, раскрытой в прилагаемой формуле полезной модели.

Claims (1)

  1. Устройство раунда шифрования данных по алгоритму «Магма» стандарта ГОСТ Р 34.12-2015, содержащее три блока суммирования, три блока подстановки, мультиплексор и блок сдвига, причем входы блоков суммирования соединены с внешним блоком данных, а выходы соединены со входами блоков подстановки, входы мультиплексора соединены с выходом первого сумматора, с выходом второго блока подстановки и с выходом третьего блока подстановки, входы блока сдвига соединены с выходом первого блока подстановки и с выходом мультиплексора, а выход блока сдвига соединен с внешним блоком данных.
RU2017107221U 2017-03-06 2017-03-06 Устройство раунда шифрования данных по алгоритму "магма" и стандарту гост р 34.12-2015 RU173234U1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2017107221U RU173234U1 (ru) 2017-03-06 2017-03-06 Устройство раунда шифрования данных по алгоритму "магма" и стандарту гост р 34.12-2015

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2017107221U RU173234U1 (ru) 2017-03-06 2017-03-06 Устройство раунда шифрования данных по алгоритму "магма" и стандарту гост р 34.12-2015

Publications (1)

Publication Number Publication Date
RU173234U1 true RU173234U1 (ru) 2017-08-17

Family

ID=59633429

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2017107221U RU173234U1 (ru) 2017-03-06 2017-03-06 Устройство раунда шифрования данных по алгоритму "магма" и стандарту гост р 34.12-2015

Country Status (1)

Country Link
RU (1) RU173234U1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2759862C1 (ru) * 2020-12-25 2021-11-18 Акционерное Общество "Крафтвэй Корпорэйшн Плс" Способ шифрования данных

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2186467C2 (ru) * 2000-10-11 2002-07-27 Государственное унитарное предприятие Специализированный центр программных систем "Спектр" Способ блочного итеративного шифрования
US8306217B2 (en) * 2003-09-30 2012-11-06 Sony Corporation Cryptographic processing apparatus and cryptographic processing method, and computer program
EP1829276B1 (en) * 2004-12-09 2013-03-20 Intel Corporation Method and apparatus for increasing the speed of cryptographic processing
RU2498416C1 (ru) * 2012-05-15 2013-11-10 Закрытое акционерное общество "Современные беспроводные технологии" Устройство шифрования данных по стандарту гост 28147-89
RU2591015C1 (ru) * 2015-12-28 2016-07-10 федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский ядерный университет МИФИ" (НИЯУ МИФИ) Способ нелинейного трехмерного многораундового преобразования данных rdozen

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2186467C2 (ru) * 2000-10-11 2002-07-27 Государственное унитарное предприятие Специализированный центр программных систем "Спектр" Способ блочного итеративного шифрования
US8306217B2 (en) * 2003-09-30 2012-11-06 Sony Corporation Cryptographic processing apparatus and cryptographic processing method, and computer program
EP1829276B1 (en) * 2004-12-09 2013-03-20 Intel Corporation Method and apparatus for increasing the speed of cryptographic processing
RU2498416C1 (ru) * 2012-05-15 2013-11-10 Закрытое акционерное общество "Современные беспроводные технологии" Устройство шифрования данных по стандарту гост 28147-89
RU2591015C1 (ru) * 2015-12-28 2016-07-10 федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский ядерный университет МИФИ" (НИЯУ МИФИ) Способ нелинейного трехмерного многораундового преобразования данных rdozen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2759862C1 (ru) * 2020-12-25 2021-11-18 Акционерное Общество "Крафтвэй Корпорэйшн Плс" Способ шифрования данных

Similar Documents

Publication Publication Date Title
Dang et al. Implementing and benchmarking three lattice-based post-quantum cryptography algorithms using software/hardware codesign
US20160164674A1 (en) Stream-cipher encrypting device, stream-cipher decrypting device, stream-cipher encrypting method, stream-cipher decrypting method, and program
JP2018508044A (ja) マスク演算で使用するための有限部分体ルックアップテーブルを用いた暗号法暗号
JP2007094377A (ja) 暗号処理装置
CN111612622B (zh) 用于执行散列算法的电路和方法
US10164772B2 (en) Permutation composition based hash function
BR112018009137B1 (pt) Método de geração de uma chave principal de sub-chaves de uma sequência de sub-chaves para operações criptográficas, dispositivo para geração de uma chave principal de sub-chaves de uma sequência de sub-chaves para operações criptográficas e meio de armazenamento legível por computador não transitório
Beullens et al. Oil and vinegar: Modern parameters and implementations
Pandey et al. A high-performance and area-efficient VLSI architecture for the PRESENT lightweight cipher
Broscius et al. Exploiting parallelism in hardware implementation of the DES
RU173234U1 (ru) Устройство раунда шифрования данных по алгоритму "магма" и стандарту гост р 34.12-2015
US9696965B2 (en) Input-dependent random number generation using memory arrays
RU2498416C1 (ru) Устройство шифрования данных по стандарту гост 28147-89
RU2654078C1 (ru) Устройство раунда шифрования данных по алгоритму "магма" и стандарту гост р 34.12-2015
Ferozpuri et al. Hardware api for post-quantum public key cryptosystems
US20230153070A1 (en) Parallel generation of a random matrix
US6735167B1 (en) Orthogonal transform processor
US20140369499A1 (en) Cryptographic device, cryptographic processing method, and cryptographic processing program
RU2649429C1 (ru) Устройство шифрования данных по стандарту гост р 34.12-2015 и алгоритмам "магма" и aes
Drucker et al. Fast constant time implementations of ZUC-256 on x86 CPUs
KR20050065976A (ko) Sha-1 해쉬값 연산 장치 및 방법
Shoufan et al. A fast hash tree generator for Merkle signature scheme
TW201535963A (zh) 彈性喞聲信號產生器
Nambiar et al. Accelerating the AES encryption function in OpenSSL for embedded systems
US20130108038A1 (en) System and method for a collatz based hash function

Legal Events

Date Code Title Description
MG9K Termination of a utility model due to grant of a patent for identical subject

Ref document number: 2654078

Country of ref document: RU

Effective date: 20180516