RU172100U1 - Apparatus improve efficiency and reliability of processing cryptograms - Google Patents

Apparatus improve efficiency and reliability of processing cryptograms

Info

Publication number
RU172100U1
RU172100U1 RU2016107522U RU2016107522U RU172100U1 RU 172100 U1 RU172100 U1 RU 172100U1 RU 2016107522 U RU2016107522 U RU 2016107522U RU 2016107522 U RU2016107522 U RU 2016107522U RU 172100 U1 RU172100 U1 RU 172100U1
Authority
RU
Grant status
Grant
Patent type
Prior art keywords
connected
inputs
outputs
element
query
Prior art date
Application number
RU2016107522U
Other languages
Russian (ru)
Inventor
Александр Дмитриевич Фролов
Original Assignee
Александр Дмитриевич Фролов
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Abstract

Полезная модель относится к радиотехнике и может быть использована в системах с решающей обратной связью (РОС) для приема и обработки сигналов на каналах связи низкого качества. The invention relates to radio engineering and may be used in systems with decision feedback (DFB) for receiving and processing signals of low quality communication channels.
Технической задачей устройства является обеспечение требуемых режимов обработки информации меньшими аппаратными затратами. An object is to provide a device required information processing regimes lower hardware cost.
Технический результат достигается тем, что заявленное устройство повышения оперативности и достоверности обработки КРГ включает две параллельно расположенные линии, содержащие каждая дешифратор комбинации «Запрос», анализатор признака соответствия, накопитель, два переключателя, логический элемент «И», три логических элемента «ИЛИ», два ключа, причем информационный вход решающей обратной связи первого канала соединен соответственно с входами накопителя, анализатора признака соответствия, дешифратора команды «Запрос» первой линии, Technical result is achieved by that the claimed apparatus improving efficiency and reliability of the AWG processing includes two parallel spaced lines, each containing a descrambler combination of "Request" Analyzer feature, the accumulator, the two switches, an AND gate "AND", three logical "OR" element, two keys, the information input decision feedback connection of the first channel is connected respectively to the drive inputs analyzer feature, decoder command "Query" first line, а информационный вход решающей обратной связи второго канала соединен соответственно с входами накопителя, анализатора признака соответствия, дешифратора команды «Запрос» второй линии, выходы накопителей первого и второго каналов соединены с соответствующими входами ключа 1 и переключателя 1, при этом выходы ключа 1 соединены с входами элемента «ИЛИ-1», ключа 2 и переключателя 2, выходы анализатора признака соответствия первого и второго каналов соединены с входами элемента «ИЛИ-1» и входами накопителей первого и второго канала, при этом and the information input of decision feedback connection of the second channel is connected respectively to the drive inputs Analyzer feature, decoder command "Query" second line outputs drives the first and second channels are connected to respective inputs of the switch 1 and switch 1, the outputs of the switch 1 are connected to inputs element "OR-1", the key 2 and the switch 2, the outputs of the analyzer feature respective first and second channels are connected to member input "OR-1" and inputs drives the first and second channels, wherein выходы дешифратора команды «Запрос» соединены с входами элемента «ИЛИ-2», выходы которого соединены с элементом блокировки приема и передачи команды «Запрос», при этом выходы элемента блокировки приема и передачи команды «Запрос» соединены с входами накопителей первого и второго каналов и ключа 1, выходы ключа 1 соединены с входами элемента «И», выходы которого соединены с входами элемента «ИЛИ-3», выходы которого, в свою очередь, соединены с входами ключа 2. Outputs decoder command "Query" are connected to the inputs of an "OR-2" of the element, the outputs of which are connected with the element locking transmission and reception "Query" command, the outputs of the lock reception and transmission member command "Query" are connected to inputs drives the first and second channels and the key 1, key 1 outputs are connected to inputs of element "I", the outputs of which are connected to the inputs of an "OR-3" element whose output, in turn, coupled to key 2 inputs.

Description

Полезная модель относится к радиотехнике и может быть использована в системах с решающей обратной связью (РОС) для приема и обработки сигналов на каналах связи низкого качества. The invention relates to radio engineering and may be used in systems with decision feedback (DFB) for receiving and processing signals of low quality communication channels.

Известно устройство для приема разнесенных сигналов, содержащее блок когерентного сложения, блок демодуляции и решения, и последовательно соединенные коммутатор, блок усреднения, блок вычисления весовых коэффициентов, блок выбора максимального весового коэффициента, блок деления, причем второй его вход соединен с выходом блока вычисления весовых коэффициентов, а также N приемных трактов, каждый из которых состоит из последовательно соединенных фильтра, нормирующего усилителя, блока временной задержки, регулируемого аттенюатора, выхо A device for receiving diversity signals, comprising a coherent summation unit demodulation and decision unit and the series connected switch, averaging unit, a weighting coefficient calculating unit selecting the maximum weighting factor, the block division, and its second input connected to the output calculation unit weight coefficients and N reception paths, each of which consists of series-connected filter normalizing amplifier, a time delay unit, a variable attenuator, vyho которого подключен к входу сумматора, последовательно соединенных детектора, вход которого подключен к выходу нормирующего усилителя, и блока измерений временных искажений, выход которого подключен к одному из входов коммутатора, и блока памяти, вход которого соединен с выходом блока деления, а выход - с вторым входом регулируемого аттенюатора (авт. свид-во №1019650). which is connected to the input of the adder serially connected detector having an input connected to an output of the normalizing amplifier, and the block timing measurements distortion whose output is connected to one of the switch inputs, and a memory unit having an input coupled to an output of division unit and output - with a second input attenuator (aut.'s Certificate of №1019650).

Также известно устройство сложения разнесенных сигналов (патент №2031543), содержащее каналы приема, включающие каждый приемный блок, элемент задержки, регулируемый аттенюатор, детектор, блок измерения информационного параметра сигнала, блок памяти и перемножитель, блок когерентного сложения, демодулятор, коммутатор, блоки функциональных преобразователей, блок усреднения, блок выбора максимального весового коэффициента, регистры памяти, блок памяти корректирующих поправок и блок управления и синхронизации, содержащий генератор импульс Also a device is known diversity combining signals (patent №2031543), comprising receiving channels, each comprising a receiving unit, a delay element, a variable attenuator, a detector unit measuring the information of the parameter signal, a memory unit and a multiplier unit coherent addition, demodulator switch functional blocks converters averaging block, selecting the maximum weight coefficient, memory registers, memory block corrective adjustments and control and synchronization unit comprising a pulse generator в, датчик и блок задержки. a sensor and a delay unit.

Недостатками аналогов является низкая помехоустойчивость, а также переключение в режим запроса на каналах низкого качества по сигналам с анализатора признака соответствия, что снижает скорость передачи информации. Disadvantages analogues is the low noise immunity, as well as switching in a query mode on the channels of poor quality signals from the Analyzer feature that reduces the transmission speed.

Наиболее близким техническим решением, принятым за прототип, является устройство повышения скорости передачи информации (патент 2007138359), содержащее две параллельно расположенные линии, содержащие каждая последовательно расположенные выходной накопитель, ключ, накопитель, анализатор признака соответствия, дешифратор команды запрос; The closest technical solution adopted as the prototype, is a device increasing the information rate (patent 2007138359) having two parallel spaced lines, each containing successive output drive, key drive, matching of feature analyzer, request command decoder; общий выходной накопитель, девять логических элементов "ИЛИ", логический элемент "И", причем информационный вход решающей обратной связи первого канала соединен с соответствующими входами накопителя, анализатора признака соответствия, дешифратора команды запрос первой линии, а информационный вход решающей обратной связи второго канала соединен соответственно с входами накопителя, анализатора признака соответствия, дешифратора команды запрос второй линии, выходы выходных накопителей первого и второго каналов соединены с соответствую a common output drive, nine logical elements "OR" gate "AND", the information input decision feedback connection of the first channel connected to the respective drive inputs Analyzer feature, the decoder commands the first line of the request, and the data input of the second channel decision feedback connection is connected respectively with drive inputs analyzer feature, decoder request command of the second line, the outputs of output drives the first and second channels are connected to the corresponding щими входами с первого по шестой логических элементов "ИЛИ", выходы которых подключены соответственно к входам общего выходного накопителя, выход анализатора признака соответствия первой линии соединен с входом логического элемента "И" и входом седьмого логического элемента "ИЛИ", выход которого соединен с входом ключа первой линии, при этом выход логического элемента "И" соединен с входом девятого логического элемента "ИЛИ", выход анализатора признака соответствия второй линии соединен с входом логического элемента "И" и входом восьмого conductive inputs of the first to sixth logical element "OR", the outputs of which are respectively connected to the inputs of the total output drive, feature analyzer output matching of the first line connected to the input of NAND gate "AND" and the input of the seventh logic element "OR", the output of which is connected to the input a first line switch, the output of NAND gate "aND" connected to the input of the ninth logic element "OR" feature analyzer output matching line connected to the second input of NAND gate "aND" and the input of the eighth огического элемента "ИЛИ", выход которого соединен с входом ключа второй линии, выходы дешифраторов команды запрос соединены с входами девятого логического элемента "ИЛИ", выход которого соединен с входами седьмого и восьмого логических элементов "ИЛИ". ogicheskogo element "OR", which is connected to the input key of the second line, the outputs of the decoders request command are connected to inputs of the ninth logic element "OR", the output of which is coupled to inputs of said seventh and eighth logic element "OR".

Недостатком прототипа является структурная сложность, требующая реализации отдельных блоков для каждого режима работы устройства (режим «повышения оперативности» или режим «повышения достоверности»), а также отсутствие возможности работы устройства в комбинированном режиме. The disadvantage of the prototype is the structural complexity, requires the implementation of individual blocks for each mode of operation of the device ( "increase efficiency" mode or "increase reliability" mode), as well as the inability to operate the device combined mode.

Технической задачей устройства является обеспечение требуемых режимов обработки информации меньшими аппаратными затратами. An object is to provide a device required information processing regimes lower hardware cost.

Технический результат достигается тем, что заявленное устройство повышения оперативности и достоверности обработки криптограмм (далее - КРГ) включает две параллельно расположенные линии, содержащие каждая дешифратор комбинации «Запрос», анализатор признака соответствия, накопитель, два переключателя, логический элемент «И», три логических элемента «ИЛИ», два ключа, причем информационный вход решающей обратной связи первого канала соединен соответственно с входами накопителя, анализатора признака соответствия, дешифратора команды « Technical result is achieved by that the claimed apparatus improving efficiency and reliability cryptograms processing (further - CRH) includes two parallel spaced lines, each containing a descrambler combination of "Request" Analyzer feature, the accumulator, the two switches, an AND gate "AND", three logical element "OR", two keys, the information input decision feedback connection of the first channel is connected respectively to the drive inputs analyzer feature, the instruction decoder " апрос» первой линии, а информационный вход решающей обратной связи второго канала соединен соответственно с входами накопителя, анализатора признака соответствия, дешифратора команды «Запрос» второй линии, выходы накопителей первого и второго каналов соединены с соответствующими входами ключа 1 и переключателя 1, при этом выходы ключа 1 соединены с входами элемента «ИЛИ-1», ключа 2 и переключателя 2, выходы анализатора признака соответствия первого и второго каналов соединены с входами элемента «ИЛИ-1» и входами накопителей первого и вто APROSAM "of the first line, and the data input of decision feedback connection of the second channel is connected respectively to the drive inputs Analyzer feature, decoder command" Query "second line outputs drives the first and second channels are connected to respective key-input 1 and a switch 1, and the outputs key 1 are connected to inputs of an "OR-1" element 2 and the key switch 2, the outputs of the analyzer feature respective first and second channels are connected to the inputs of an "OR-1" element and the inputs of the first and WTO drives ого канала, при этом выходы дешифратора команды «Запрос» соединены с входами элемента «ИЛИ-2», выходы которого соединены с элементом блокировки приема и передачи команды «Запрос», при этом выходы элемента блокировки приема и передачи команды «Запрос» соединены с входами накопителей первого и второго каналов и ключа 1, выходы ключа 1 соединены с входами элемента «И», выходы которого соединены с входами элемента «ИЛИ-3», выходы которого в свою очередь соединены с входами ключа 2. th channel, the outputs of the decoder "Query" command are connected to the inputs of an "OR-2" of the element, the outputs of which are connected with the element locking transmission and reception "Query" command, the outputs of the locking member receiving and transmitting command "Query" are connected to the inputs drives the first and second channels and the key 1, key 1 outputs connected to inputs of element "I", the outputs of which are connected to the inputs of an "OR-3 'element, which outputs are in turn connected to the 2 key inputs.

Анализ уровня техники позволил установить, что аналоги, характеризующиеся совокупностью признаков, тождественными всем признакам заявленного технического решения, отсутствуют, что указывает на соответствие заявленного устройства условию патентоспособности «новизна». Analysis of the prior art revealed that analogs characterized by the combination of features, all identical features of the claimed technical solutions are absent, indicating that the claimed device with the patentability criterion of "novelty".

Результаты поиска известных решений в данной и смежных областях техники с целью выявления признаков, совпадающих с отличительными от прототипа признаками заявленного объекта, показали, что они не следуют явным образом из уровня техники. search of known solutions in the art and related fields of technology in order to identify features matching with features distinctive from the prototype of the claimed subject showed that they do not follow a clear manner from the prior art. Из уровня техники также не выявлена известность влияния предусматриваемых существенными признаками заявленной полезной модели преобразований на достижение указанного технического результата. The prior art also was not found popularity influence envisaged essential features of the claimed utility model transformations to achieve the said technical result. Следовательно, заявленная полезная модель соответствует условию патентоспособности «изобретательский уровень». Therefore, the claimed utility model meets the patentability "inventive step".

Заявленный способ поясняется фигурой 1. Используемые в фигуре обозначения: The claimed method is illustrated in figure 1. The figure used symbols:

Бл.Прм. Bl.Prm. «Запрос» "Inquiry" - блокировка приемника и передача комбинации «запрос»; - receiver combination lock and transfer "request";
ДшКЗ DshKZ - Дешифратор комбинации «Запрос» - Decoder combination "Query"
АПС APS - Анализатор признака соответствия - Analyzer feature
Н H - Накопитель - Storage device
П1, П2 P1, P2 - переключатель один, переключатель два - one switch, two switch
Кл1, Кл2 TL1, TL2 - Ключ один, ключ два - The key one, two key
О € About € - режим повышения оперативности - mode of expediting
Д D - режим повышения достоверности - improve the reliability mode
К TO - комплексный режим повышения оперативности и достоверности - a comprehensive regime increase efficiency and reliability
ИЛИ OR - логический элемент «ИЛИ» - logic element "OR"
И AND - логический элемент «И» - gate "AND"

Заявляемое в качестве полезной модели техническое решение обеспечивает возможность работы в режимах: «повышение оперативности», «повышения достоверности», «комбинированный» режим. Claimed as a useful model solution provides the ability to operate as an "increase efficiency", "improve reliability", "combined" mode.

Положительный эффект от заявляемого в качестве полезной модели технического решения обеспечивается реализацией заявленных функций за счет меньших (по отношению к прототипу) аппаратных затрат. The positive effect of the claimed as a useful model technical solutions provided by implementation of the declared functions due to lower (relative to the prototype) hardware costs.

Устройство работает следующим образом. The apparatus operates as follows.

Переключение устройства параллельной работы в режим «повышения оперативности» передачи (режим «О») осуществляется переключателем П1. Switching device in parallel operation "of expediting" transfer mode ( "ON" mode) the switch S1 is carried out. При приеме правильных комбинаций по обоим каналам, они через накопители каналов Н, контакты переключателя П1 в режиме «О», схему ИЛИ-3, ключ Кл2 подаются получателю информации. Upon receiving the correct combination of both channels are channels through H drives contacts P1 switch in the "ON" circuit OR-3, TL2 supplied key information to the recipient.

При приеме в одном из каналов комбинация с обнаруженной ошибкой, аппаратура этого канала по сигналу с АПС канала блокирует накопитель данного канала, запрещая вывод искаженной комбинации получателю. When receiving one of the channels in combination with the error detection apparatus of this channel by a signal from the APS channel blocking this drive channel, the distorted output forbidding recipient combination. Информация в этом случае проходит из другого канала, в том числе и с необнаруженной ошибкой, через накопитель Н, контакты переключателя П1 в режиме «О», схему ИЛИ-3, ключ Кл2 к получателю информации. The information in this case extends from the other channel, including with undetected error by H drive in the "ON" mode, the switch contacts S1, an OR gate 3, TL2 key to the information recipient.

Все возможные решения, которые принимает система в режиме «О» в зависимости от принятых комбинаций приведены в таблице 1. All possible solutions, which takes in "On" mode, the system according to the accepted combinations are given in Table 1.

Figure 00000001

Figure 00000002

В случае приема по одному из каналов неискаженной комбинации, а по другому комбинации с необнаруженной ошибкой, возможен двойной исход: When receiving one of the channels undistorted combination, and in combination with other undetected error, double outcome is possible:

при искажениях типа "1"→"0" получателю выдается верная комбинация; if distortions such as "1" → "0" is given to the recipient correct combination;

при искажениях типа "0"→"1" получателю выдается комбинация с необнаруженной ошибкой. if distortions such as "0" → "1" to the recipient with a given combination of an undetected error.

В режиме повышения достоверности «Д», помимо узлов работающих в предыдущем режиме подключается устройство поразрядного сравнения элементов принятых кодовых комбинаций при помощи переключателей П1 и П2. The increase reliability mode "D", in addition to nodes in the previous working mode device connects bitwise comparison elements received codewords using the switches P1 and P2. В этом режиме блокировка приемников аппаратуры РОС и установка системы в режим запроса осуществляется: In this mode, the receiver hardware lock ROS and installation of the system in the inquiry mode by:

в случаях получения сигнала "запрос" по одному из каналов. in case of receiving a signal "query" for one of the channels. Тогда с выхода дешифратора комбинации «запрос» данного канала единица через схему ИЛИ-2 блокирует приемное устройство и выдает команду на передачу сигнала «запрос» передающему устройству; Then the output from the decoder play "request" of the channel unit through an OR-2 and blocks the receiving device instructs the transmission signal "request" to the transmitting apparatus;

при обнаружении ошибки в одном из каналов, когда единица с выхода АПС данного канала блокирует накопитель Н и через схемы ИЛИ-1 и ИЛИ-2 блокирует приемное устройство и выдает команду на передачу сигнала «запрос» передающему устройству; when an error is detected in one of the channels when the unit of MTA on the channel output blocks H and through the drive circuit OR-1 and OR-2 blocks the receiving device, and instructs the transmission signal "request" to the transmitting apparatus;

в случае расхождения хотя бы в одном из разрядов при поэлементном сравнении кодовых комбинации, принятых по обоим каналам, в логическом элементе «И» через накопители каналов Н, контакты переключателя П1 в режиме Д. Тогда единица с выхода Кл1 подается на блокировку Кл2, запрещая выдачу информации получателю и одновременно через логические элементы ИЛИ-1 и ИЛИ-2 блокирует приемное устройство и выдает команду на передачу сигнала «запрос». in case of divergence in at least one of the bits element by element comparison with codewords received on both channels, the logical element "I" through the channels H drives contacts P1 switch mode unit D. Then, the output TL1 TL2 is supplied to the lock by prohibiting issuance recipient information and simultaneously through logic gates OR-1 and OR-2 blocks the receiving device, and instructs the transmission signal "request".

Решения системы, вырабатываемые в зависимости от принятых комбинаций, приведены в таблице 2. system solutions produced according to the accepted combinations are given in Table 2.

При поступлении по обоим каналам неискаженных комбинаций, они выдаются получателю, как и в режиме «О». When you receive on both channels undistorted combinations, they are delivered to the addressee, as in "On" mode. Если же по одному из каналов приходят комбинации «запрос» или с обнаруженной ошибкой, то через схемы соответственно ИЛИ-2 и ИЛИ-1 дается сигнал для блокировки приемников аппаратуры РОС и постановки системы в режим запроса. If one of the channels come play "request" or a detected error, respectively, through the OR-circuit 2 and OR 1 is given a signal for locking the receiver apparatus and POC setting system in query mode. В этом случае комбинации получателю и на устройство поразрядного сравнения не выдаются. In this case, a combination receiver and bitwise comparing unit are not provided.

При поступлении по одному из каналов неискаженной комбинации, а по другому комбинации с необнаруженными ошибками они через накопители каналов Н, контакты переключающего устройства П1 поступают на устройство поразрядного сравнения, выполненное на элементе «И». At receipt of one of the channels undistorted combination, and in combination with other errors are undetected channels through H drives the switching contacts P1 device received by the device bitwise comparison formed on the element "I". Устройство поразрядного сравнения регистрирует несовпадение элементов, блокирует вывод этих комбинаций получателю путем подачи сигнала с выхода элемента И, контакты переключателя П2 в режиме Д, выхода ключа Кл1 на блокировку Кл2 и одновременно через логические элементы ИЛИ-1 и ИЛИ-2 подача сигнала на блокировку приемного устройства и команды на передачу сигнала «запрос». Apparatus bitwise comparison detects a mismatch element blocks the output of these combinations receiver by feeding a signal from the output of AND, P2 switch contacts in the D mode, TL1 key entering the lock TL2 and simultaneously through logic gates OR-1 and OR-2 signal supply to the lock receiver devices and commands to transmit the signal "request."

Только в одном случае в этом режиме получателю выдается ложная информация. Only in one case, in this mode, the recipient is given false information. Это происходит, когда по обоим каналам приняты комбинации с необнаруженными ошибками, и при условии, что ошибки в обеих комбинациях идентичны. This occurs when both channels taken combination with undetected errors, and provided that the error in both combinations are identical. Вероятность такого события определяется бесконечно малой величиной. The probability of such an event is determined by an infinitesimal amount.

Таким образом, можно сделать вывод, что режим «Д» системы обеспечивает весьма высокую достоверность принимаемой информации. Thus, we can conclude that the regime "D" system provides a very high accuracy of the received information.

Figure 00000003

Figure 00000004

Режим «К» является комплексным, то есть в нем одновременно используются алгоритмы, описанные для двух предыдущих режимов «О» и «Д». "K" is a complex regime, that is, it uses both algorithms described for the two previous modes "O" and "D". Переключение устройства в режим «К» осуществляется переключателями П1 и П2. Switching device "K" mode by the switches P1 and P2.

Когда в одном из приемных устройств обнаружена ошибка, сигналом от АПС данного канала блокируется Кл1 и тем самым отключается устройство поразрядного сравнения, блокируется накопитель Н данного канала, запрещая выдачу информации получателю, и одновременно через логические элементы ИЛИ-1 и ИЛИ-2 подается сигнал на блокировку приемного устройства и выдачу команды на передачу сигнала «запрос». When one of the receivers is an error is detected, a signal from the MTA of the channel is blocked TL1 and thereby deactivated device bitwise comparison blocked drive H of the channel, inhibiting the delivery of information to the recipient and at the same time through logic elements OR-1 and OR-2 signal is at lock receiving device and command issuing signal transmission "request."

Получателю выводится информация не только в том случае, когда по обоим каналам принимаются верные комбинации, как в режиме «Д», но и когда по одному из каналов принимаем верную информацию, а по другому каналу обнаружена ошибка. Recipient information is displayed not only in the case when both channels to make the right combination as in "D" mode, but also when one of the channels to make the right information, and the other channel error is detected.

В этом случае сигналом с выхода АПС канала, по которому принята искаженная комбинация, блокируется накопитель Н данного канала и ключ Кл1. In this case, the signal output from the APS channel on which adopted distorted combination locks drive H of the channel and the key TL1. То есть блокируется выдача искаженной информации получателю и отключается устройство поразрядного сравнения. Ie blocked issuance of misleading information to the recipient and the device is switched off bitwise comparison. Верная комбинация по другому каналу через накопитель Н, контакты переключателя П1 в режиме «К», через элемент ИЛИ-3, ключ Кл2 выдается получателю. True to the combination of the other channel through the accumulator H, P1 switch contacts "K" mode through an OR-3, TL2 key issued to the recipient.

То есть эта программа работы предусматривает уменьшение количества посылаемых запросов, за счет незначительного увеличения вероятности 5 приема искаженных сигналов. That is, the work program envisages reducing the number of requests sent, due to a slight increase in the probability of receiving distorted signals 5.

Решения, которые принимает система, в зависимости от принятых комбинаций сведены в таблицу 3. Decisions taken by the system, depending on accepted combinations are summarized in Table 3.

Figure 00000005

Claims (1)

  1. Устройство повышения оперативности и достоверности обработки криптограмм включает две параллельно расположенные линии, содержащие каждая дешифратор комбинации «Запрос», анализатор признака соответствия, накопитель, отличающееся тем, что в состав устройства входят два переключателя, логический элемент «И», три логических элемента «ИЛИ», два ключа, причем информационный вход решающей обратной связи первого канала соединен соответственно с входами накопителя, анализатора признака соответствия, дешифратора команды «Запрос» первой лин Apparatus improve efficiency and reliability of cryptograms processing includes two parallel spaced lines, each containing a descrambler combination of "Request" Analyzer feature, the accumulator, characterized in that the apparatus includes two switches, an AND gate "AND", three logical "OR" element two keys, the information input decision feedback connection of the first channel is connected respectively to the drive inputs analyzer feature, decoder command "Query" first lin ии, а информационный вход решающей обратной связи второго канала соединен соответственно с входами накопителя, анализатора признака соответствия, дешифратора команды «Запрос» второй линии, выходы накопителей первого и второго каналов соединены с соответствующими входами ключа 1 и переключателя 1, при этом выходы ключа 1 соединены с входами элемента «ИЛИ-1», ключа 2 и переключателя 2, выходы анализатора признака соответствия первого и второго каналов соединены с входами элемента «ИЛИ-1» и входами накопителей первого и второго канала, при эт uu and information input decision feedback connection of the second channel is connected respectively to the drive inputs Analyzer feature, decoder command "Query" second line outputs drives the first and second channels are connected to respective key-input 1 and a switch 1, the outputs of the switch 1 are connected element with input "OR-1", the key 2 and the switch 2, the outputs of the analyzer feature respective first and second channels are connected to member input "OR-1" and inputs drives the first and second channel, et ом выходы дешифратора команды «Запрос» соединены с входами элемента «ИЛИ-2», выходы которого соединены с элементом блокировки приема и передачи команды «Запрос», при этом выходы элемента блокировки приема и передачи команды «Запрос» соединены с входами накопителей первого и второго каналов и ключа 1, выходы ключа 1 соединены с входами элемента «И», выходы которого соединены с входами элемента «ИЛИ-3», выходы которого, в свою очередь, соединены с входами ключа 2. th outputs of the decoder command "Query" are connected to the inputs of an "OR-2" of the element, the outputs of which are connected with the element locking the transmit and receive command "Query", the outputs "Query" command lock receiving and transmitting element are connected to inputs drives the first and second channels and the key 1, key 1 outputs connected to inputs of element "I", the outputs of which are connected to the inputs of an "OR-3" element whose output, in turn, coupled to key 2 inputs.
RU2016107522U 2016-03-02 2016-03-02 Apparatus improve efficiency and reliability of processing cryptograms RU172100U1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2016107522U RU172100U1 (en) 2016-03-02 2016-03-02 Apparatus improve efficiency and reliability of processing cryptograms

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2016107522U RU172100U1 (en) 2016-03-02 2016-03-02 Apparatus improve efficiency and reliability of processing cryptograms

Publications (1)

Publication Number Publication Date
RU172100U1 true RU172100U1 (en) 2017-06-28

Family

ID=59310267

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2016107522U RU172100U1 (en) 2016-03-02 2016-03-02 Apparatus improve efficiency and reliability of processing cryptograms

Country Status (1)

Country Link
RU (1) RU172100U1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002010962A1 (en) * 2000-07-28 2002-02-07 Storymail, Inc. System, method and computer program product for device, operating system, and network transport neutral secure interactive multi-media messaging
RU70066U1 (en) * 2007-10-22 2008-01-10 Государственное образовательное учреждение высшего профессионального образования "Кубанский государственный технологический университет" (ГОУВПО "КубГТУ") The apparatus and improve the reliability of information transmission speed
RU70384U1 (en) * 2007-10-16 2008-01-20 Государственное образовательное учреждение высшего профессионального образования "Кубанский государственный технологический университет" (ГОУВПО "КубГТУ") improve reliability of information transmission apparatus
RU70426U1 (en) * 2007-10-16 2008-01-20 Государственное образовательное учреждение высшего профессионального образования "Кубанский государственный технологический университет" (ГОУВПО "КубГТУ") increasing the transmission rate information apparatus
US8041961B2 (en) * 2005-05-12 2011-10-18 Hitachi, Ltd. Storage system
RU2434334C1 (en) * 2010-07-20 2011-11-20 Открытое акционерное общество "Российский институт мощного радиостроения" Method of evaluating reception integrity of multi-position differential phase shift keyed signals

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002010962A1 (en) * 2000-07-28 2002-02-07 Storymail, Inc. System, method and computer program product for device, operating system, and network transport neutral secure interactive multi-media messaging
US8041961B2 (en) * 2005-05-12 2011-10-18 Hitachi, Ltd. Storage system
RU70384U1 (en) * 2007-10-16 2008-01-20 Государственное образовательное учреждение высшего профессионального образования "Кубанский государственный технологический университет" (ГОУВПО "КубГТУ") improve reliability of information transmission apparatus
RU70426U1 (en) * 2007-10-16 2008-01-20 Государственное образовательное учреждение высшего профессионального образования "Кубанский государственный технологический университет" (ГОУВПО "КубГТУ") increasing the transmission rate information apparatus
RU70066U1 (en) * 2007-10-22 2008-01-10 Государственное образовательное учреждение высшего профессионального образования "Кубанский государственный технологический университет" (ГОУВПО "КубГТУ") The apparatus and improve the reliability of information transmission speed
RU2434334C1 (en) * 2010-07-20 2011-11-20 Открытое акционерное общество "Российский институт мощного радиостроения" Method of evaluating reception integrity of multi-position differential phase shift keyed signals

Similar Documents

Publication Publication Date Title
Ganesan et al. Space-time block codes: A maximum SNR approach
US20080197982A1 (en) Rfid system with low complexity implementation and pallet coding error correction
Younis et al. Generalised sphere decoding for spatial modulation
US7633377B2 (en) RFID receiver
De Maio et al. Design of phase codes for radar performance optimization with a similarity constraint
US20020126745A1 (en) Signal combining within a communication system
US6473393B1 (en) Channel estimation for OFDM systems with transmitter diversity
US2982853A (en) Anti-multipath receiving system
Pham et al. A generalized probabilistic data association detector for multiple antenna systems
Ganesan et al. Space-time diversity using orthogonal and amicable orthogonal designs
US9059816B1 (en) Control loop management and differential delay correction for vector signaling code communications links
Zhang et al. Optimal bi-level quantization of iid sensor observations for binary hypothesis testing
US20050289435A1 (en) Fast approximate DINV calculation in parallel with coupled ECC generation or correction
Ventura-Traveset et al. Impact of diversity reception on fading channels with coded modulation--part I: coherent detection
US20020051487A1 (en) Adaptive equalization apparatus and method
US20030198303A1 (en) Parameter estimator for a multiuser detection receiver
EP0959580A1 (en) Iterative equaliser and decoder
US9300503B1 (en) Methods and systems for skew tolerance in and advanced detectors for vector signaling codes for chip-to-chip communication
WO2001078324A1 (en) Multicasting method, multicasting system, mobile station and base station
Ikki et al. A general framework for performance analysis of space shift keying (SSK) modulation in the presence of Gaussian imperfect estimations
US20150249559A1 (en) Clock-Embedded Vector Signaling Codes
US5164964A (en) Diversity circuit and frame phase (or sampling timing) estimation circuit using the diversity circuit
US6922560B1 (en) Method and system for antenna verification for closed loop transmit diversity
US20160211929A1 (en) Methods and systems for skew tolerance in and advanced detectors for vector signaling codes for chip-to-chip communication
US20030138040A1 (en) Multilevel decision feedback equalizer