RU165284U1 - Вычислительное устройство для генерирования фигурных чисел, используемых при обучении решению уравнения ферма - Google Patents

Вычислительное устройство для генерирования фигурных чисел, используемых при обучении решению уравнения ферма Download PDF

Info

Publication number
RU165284U1
RU165284U1 RU2016119253/08U RU2016119253U RU165284U1 RU 165284 U1 RU165284 U1 RU 165284U1 RU 2016119253/08 U RU2016119253/08 U RU 2016119253/08U RU 2016119253 U RU2016119253 U RU 2016119253U RU 165284 U1 RU165284 U1 RU 165284U1
Authority
RU
Russia
Prior art keywords
register
alu
division
information input
multiplication
Prior art date
Application number
RU2016119253/08U
Other languages
English (en)
Inventor
Кирилл Николаевич Шихаев
Виктор Александрович Анохин
Original Assignee
Кирилл Николаевич Шихаев
Виктор Александрович Анохин
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Кирилл Николаевич Шихаев, Виктор Александрович Анохин filed Critical Кирилл Николаевич Шихаев
Priority to RU2016119253/08U priority Critical patent/RU165284U1/ru
Application granted granted Critical
Publication of RU165284U1 publication Critical patent/RU165284U1/ru

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7828—Architectures of general purpose stored program computers comprising a single central processing unit without memory
    • G06F15/7832—Architectures of general purpose stored program computers comprising a single central processing unit without memory on one IC chip (single chip microprocessors)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G06F15/7842—Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators

Abstract

Вычислительное устройство для генерирования последовательности чисел, характеризующееся тем, что содержит регистр операнда, регистр выбора производящей функции, регистр умножения, регистр суммирования, регистр деления, АЛУ умножения, АЛУ суммирования, АЛУ деления, устройство управления и запоминающее устройство, при этом регистр операнда связан с первым информационным входом АЛУ суммирования, вторыми информационными входами АЛУ умножения и регистра умножения, регистр выбора производящей функции связан с первым информационным входом устройства управления, выход АЛУ умножения связан с первым информационным входом регистра умножения, первый выход регистра умножения связан с первым информационным входом АЛУ умножения и вторым информационным входом АЛУ суммирования, второй выход регистра умножения связан со вторым информационным входом устройства управления, выход АЛУ суммирования связан со вторым информационным входом АЛУ деления через регистр суммирования, выход АЛУ деления связан с первым информационным входом регистра деления, второй информационный вход регистра деления связан с устройством управления, первый информационный выход регистра деления связан с первым информационным входом АЛУ деления, второй информационный выход регистра деления связан с третьим информационным входом устройства управления и запоминающим устройством, управляющие входы всех АЛУ, а также регистров умножения и деления связаны с устройством управления.

Description

Устройство относится к области вычислительной техники, а именно к средствам для генерирования цифровых данных в виде числовых последовательностей. Преимущественными областями применения настоящего технического решения являются обучение теории чисел на примере Великого уравнения Ферма, математические исследования в области этой теории, а также криптография и обработка сигналов.
Ряд авторских математических методов проф. Шихаева К.Н. и проф. Анохина В.А. основаны на свойствах фигурных чисел и требуют вычисления их последовательностей.
Для обучения решению Великого уравнения Ферма и в некоторых иных случаях предполагается использование последовательностей треугольных и пирамидальных чисел.
Фигурные треугольные и пирамидальные числа, а также их последовательности, могут быть получены на основе известных выражений (Виленкин Н.Я. Комбинаторика. М.: Издательство «Наука», 1969, с. 124):
Figure 00000002
Где:
Figure 00000003
- k-е треугольное число;
k - натуральное число.
Figure 00000004
Где:
Figure 00000005
- k-е пирамидальное число;
k - натуральное число.
Производящие функции (1), (2) дают последовательность треугольных чисел 1, 3, 6, 10, 15, 21, 28, 36, 45, …, ∞ и последовательность пирамидальных чисел 1, 4, 10, 20, 35, 56, 84, 120, ∞. Полученные с использованием выражений (1), (2) последовательности фигурных чисел лишены нуля, что делает указанные выражения непригодными, в частности, для работы с неопределенными уравнениями теории чисел.
Одним из основных свойств фигурных чисел, бесконечно растущего арифметического квадрата, является их потоковое свойство, когда любое фигурное число всегда равно сумме двух уже известных чисел, то есть число, стоящее над ним, плюс число, стоящее перед ним.
Авторами установлено, что данные последовательности для натуральных чисел 1, 2, 3, 4, 5, …, ∞ целесообразно вычислять на основе производящих функций (3) и (4), соответственно для треугольных и пирамидальных чисел.
Figure 00000006
Figure 00000007
Где: x - натуральное число.
При х=1 выражения (3) и (4) принимают соответственно вид:
Figure 00000008
Figure 00000009
При x>1 выражения (3) и (4) генерируют фигурные треугольные и пирамидальные числа:
Figure 00000010
Figure 00000011
Все выше сказанное дает бесконечные последовательности:
Figure 00000012
Figure 00000013
включающие в себя нуль и подмножества натуральных чисел (d далее данные последовательности упрощенно названы соответственно как последовательность треугольных чисел и последовательность пирамидальных чисел), что есть единые решатели неопределенных уравнений теории чисел, начиная с уравнений удвоения квадрата и уравнения куба, и до уравнения Ферма.
В частности, исследовать Великое уравнение Ферма в учебных целях можно на основе тождества Пифагора, взятого авторами в фигурных числах (5).
Figure 00000014
Где: x, y, z - натуральные числа;
L2(х), L2(у), L2(z) - соответствующие им треугольные числа.
Тождество (5) получено из элементарного тождества (6) для x и аналогичных тождеств для y и z.
Figure 00000015
Где: x - натуральное число;
L2(x) - соответствующие x треугольное число.
Например, для x равного 10, используя выражение (3) получаем L2(x)=45, а тождество (6) принимает вид 102=10+2·45, то есть 100=100, что означает верность данного тождества.
Например, принимая х=3, y=4 и z=5 и беря в тождестве (5) х2, у2, z2 вместо x, y, z, получаем:
Figure 00000016
.
Подстановка чисел в левую часть этого тождества дает:
Figure 00000017
.
Правая часть того же тождества имеет следующий вид:
Figure 00000018
.
Корректность тождества подтверждена равенством его левой и правой частей.
Тождество (5) позволяет получать уравнения Ферма любой степени и обеспечивает их решение благодаря исследованию правой части указанного тождества, представляющей собой уравнение Ферма, заданное в фигурных числах, что расширяет учебные возможности.
В частности, учащиеся выполняют следующие последовательности преобразований.
Из выражения (5):
Figure 00000019
Figure 00000020
Figure 00000021
Figure 00000022
Figure 00000023
Тождество получено.
Также из выражения (5), при линейной форме записи вычислений:
Figure 00000024
Figure 00000025
Figure 00000026
Figure 00000027
Тождества получены.
Далее учащемуся предлагается взять в тождестве (5) вместо чисел x, y, z, числа x2, y2, z2, x3, y3, z3,... xn, yn, zn, и построить соответствующие уравнения.
Для чисел xn, yn, zn учащийся получает:
Figure 00000028
Если предположить, что данное уравнение имеет целочисленное решение, то будет получено:
Figure 00000029
То есть 1=0, чего не может быть, а уравнение
Figure 00000030
не может иметь целочисленные решения.
В качестве примера:
Figure 00000031
Тождество составлено, а поделив числа его правой части (уравнение в фигурных числах) на число 25, будет получено:
Figure 00000032
То есть 1=0, чего не может быть, на основе чего учащийся делает вывод о том, что уравнение
Figure 00000033
, где x=3, y=4, z=5 не может иметь целочисленных решений.
Свое применение находит и последовательность пирамидальных чисел L3(x).
Генерирование последовательностей фигурных чисел, особенно включающих числа большой разрядности при математических исследованиях, в криптографии и при обработке сигналов, делает необходимым использование высокоэффективных машинных вычислений.
Из патентного документа RU 2549129 С1 от 20.04.2015 известно устройство для тестирования чисел на простоту, реализующее вычисление выражения
Figure 00000034
, где n - тестируемое число. Известное устройство характеризуется повышенной производительностью при тестировании чисел на простоту, однако при этом устройство имеет ограниченные функциональные возможности, что делает невозможным его использование для генерирования последовательности пирамидальных чисел и запоминания каких-либо числовых последовательностей. Кроме того, конструкция известного устройства не оптимизирована для режима вычислений в потоке, необходимость которого диктуется практикой.
Задачей является эффективное генерирование последовательности фигурных чисел заданного вида и запоминание данной последовательности с целью дальнейшего использования.
Обеспечиваемый настоящей полезной моделью технический результат заключается в расширении функциональных возможностей устройства для генерирования числовой последовательности как на основе выражения (3), так и выражения (4), с запоминанием полученных результатов, что как следствие ведет также к повышению производительности указанного вычислительного устройства при генерировании данной числовой последовательности с соблюдением условий простоты его конструкции и ее масштабируемости.
Технический результат достигается благодаря тому, что вычислительное устройство для генерирования последовательности чисел характеризуется тем, что содержит регистр операнда, регистр выбора производящей функции, регистр умножения, регистр суммирования, регистр деления, арифметико-логическое устройство (АЛУ) умножения, АЛУ суммирования, АЛУ деления, устройство управления и запоминающее устройство. При этом регистр операнда связан с первым информационным входом АЛУ суммирования, вторыми информационными входами АЛУ умножения и регистра умножения. Регистр выбора производящей функции связан с первым информационным входом устройства управления. Выход АЛУ умножения связан с первым информационным входом регистра умножения. Первый выход регистра умножения связан с первым информационным входом АЛУ умножения и вторым информационным входом АЛУ суммирования. Второй выход регистра умножения связан со вторым информационным входом устройства управления. Выход АЛУ суммирования связан со вторым информационным входом АЛУ деления через регистр суммирования. Выход АЛУ деления связан с первым информационным входом регистра деления. Второй информационный вход регистра деления связан с устройством управления. Первый информационный выход регистра деления связан с первым информационным входом АЛУ деления. Второй информационный выход регистра деления связан с третьим информационным входом устройства управления и запоминающим устройством. Управляющие входы всех АЛУ, а также регистров умножения и деления связаны с устройством управления.
Полезная модель поясняется следующими иллюстрациями.
Фиг. 1: структурная схема вычислительного устройства.
Фиг. 2: основные этапы алгоритма генерирования фигурного числа.
Осуществление настоящей полезной модели показано на примере конструкции вычислительного устройства.
Для потокового генерирования последовательности фигурных чисел производящей функцией (3) или (4) используют вычислительное устройство (фиг. 1).
Вычислительное устройство содержит регистр 1 операнда, регистр 2 выбора производящей функции, регистр 3 умножения, регистр 4 суммирования, регистр 5 деления, первое АЛУ 6 умножения, второе АЛУ 7 суммирования, третье АЛУ 8 деления, устройство 9 управления и запоминающее устройство 10.
Регистры 3 и 5 являются сдвиговыми. Регистр 3 выполнен с возможностью осуществления операции «сдвиг вправо», а регистр 5 выполнен с возможностью осуществления операций «сдвиг вправо» и «сдвиг влево». Запоминающее устройство 10 выполнено с возможностью хранения последовательности чисел в двоичной форме.
Первое АЛУ 6 и регистр 3, совместно с устройством 9 управления, образуют последовательный умножитель чисел в двоичной форме для вычисления квадрата или куба операнда.
Второе АЛУ 7, регистр 4 и устройство 9 управления, совместно образуют функциональный узел для перевода операнда в дополнительный код до 2-х и суммирования с сохранением промежуточного результата.
Третье АЛУ 8, регистр 5 и устройство 9 управления образуют последовательный делитель чисел в двоичной форме.
Регистр 1 операнда, последовательный умножитель, функциональный узел для перевода операнда в дополнительный код до 2-х и суммирования, последовательный делитель, а также запоминающее устройство 10 информационно связаны между собой последовательно через свои входы-выходы.
При этом информационный выход регистра 1 электрически связан с первым входом АЛУ 7, вторыми входами АЛУ 6 и регистра 3. Выход регистра 2 связан с первым входом устройства 9. Выход АЛУ 6 связан с первым входом регистра 3. Первый выход регистра 3 связан с первым входом АЛУ 6 и вторым входом АЛУ 7. Второй выход регистра 3 связан со вторым входом устройства 9. Выход АЛУ 7 связан со вторым входом АЛУ 8 через регистр 4. Выход АЛУ 8 связан с первым входом регистра 5. Второй вход регистра 5 связан с устройством 9. Первый выход регистра 5 связан с первым входом АЛУ 8. Второй выход регистра 5 связан с третьим входом устройства 9 и устройством 10. АЛУ 6, 7 и 8, а также регистры 3, 5 связаны с устройством 9 через свои управляющие входы-выходы.
В процессе функционирования описанного вычислительного устройства осуществляется способ потокового генерирования последовательности фигурных чисел производящей функцией (3) и/или (4).
Прежде всего задают множество натуральных чисел, состоящее по меньшей мере всего из двух чисел, на основе которого требуется сгенерировать последовательность фигурных чисел. Допустимо использовать множество чисел, задаваемое динамически в процессе работы вычислительного устройства. Числа данного множества используют в качестве операндов.
Из указанного множества выбирают числа, при этом также задают производящие функции и подают эти данные на вход вычислительного устройства. Правила выбора чисел и сопоставленных им функций определяются поставленной задачей. На выходе вычислительного устройства получают последовательность фигурных чисел, записанную в память запоминающего устройства. При помощи данной последовательности чисел проводят математические исследования в области теории чисел или обучают этой теории и пр.
Выбрав натуральное число переводят его в двоичную форму, после чего записывают в регистр 1. При этом также выбирают производящую функцию (3) или (4). Если выбрана функция (3), то записывают в регистр 2 число 0, а если выбрана функция (4), то в регистр 2 записывают число 1.
После окончания записи в регистры 1, 2 начинает свою работу устройство 9, задающее и контролирующее ход вычислительного процесса.
На информационный вход последовательного умножителя (АЛУ 6 и регистр 3) поступает операнд. Устройство 9 управляет операциями сдвига вправо и записи в регистре 3, считывая его текущее содержимое. При этом, если в регистр 2 записано число 0, то операнд возводится в квадрат, а если в регистр 2 записано число 1, то операнд возводится в куб, в результате чего величина «x2» или «x3» для функции (3) или (4) соответственно оказывается вычисленной и сохраненной в регистре 3 в качестве промежуточного результата.
Одновременно с указанными действиями посредством АЛУ 7 переводят операнд в дополнительный код до 2-х (дополнение до двух) путем инвертирования и сдвига, получая величину «-x» для производящих функций. После этого полученное двоичное число суммируют с промежуточным результатом из регистра 3. В результате работы функционального узла, включающего в себя АЛУ 7 и регистр 4, оказывается вычисленной величина «x2-x» или «x3-x» для функции (3) или соответственно для функции (4). Данная величина сохраняется в качестве промежуточного результата в регистре 4, из которого затем поступает на вход последовательного делителя.
На один из информационных входов последовательного делителя чисел в двоичной форме (АЛУ 8 и регистр 5) подают содержимое регистра 4. Если в регистр 2 было записано число 0, то на другой информационный вход последовательного делителя подают число 2 в двоичной форме, а если в регистр 2 записано число 1, то подают число 6 в двоичной форме. Устройство 9 управляет операциями сдвига вправо и влево, а также записи в регистре 5, считывая его текущее содержимое. В результате получают значение производящей функции от числа x и записывают его в запоминающее устройство 10, формируя в нем последовательность фигурных чисел в двоичной форме. Также в устройстве 10 сохраняют данные, характеризующие соответствующие операнд и производящую функцию.
Следующий операнд помещают в регистр 1 сразу после получения промежуточного результата в регистре 4 и повторяют перечисленные действия, что обеспечивает потоковый режим работы вычислительного устройства.
Таким образом, вычислительное устройство позволяет генерировать числовую последовательность как на основе выражения (3), так и выражения (4), с запоминанием полученных результатов, в результате чего функциональные возможности данного устройства расширены.
Благодаря потоковому режиму работы с задействованием трех АЛУ, работающих одновременно, двух сдвиговых и одного простого регистров, повышена производительность вычислительного устройства. Вместе с тем, его конструкция не содержит лишних и/или сложных элементов и обладает хорошей масштабируемостью для адаптации к работе с числами большой разрядности, что в целом характеризует высокую эффективность генерирования последовательности фигурных чисел.

Claims (1)

  1. Вычислительное устройство для генерирования последовательности чисел, характеризующееся тем, что содержит регистр операнда, регистр выбора производящей функции, регистр умножения, регистр суммирования, регистр деления, АЛУ умножения, АЛУ суммирования, АЛУ деления, устройство управления и запоминающее устройство, при этом регистр операнда связан с первым информационным входом АЛУ суммирования, вторыми информационными входами АЛУ умножения и регистра умножения, регистр выбора производящей функции связан с первым информационным входом устройства управления, выход АЛУ умножения связан с первым информационным входом регистра умножения, первый выход регистра умножения связан с первым информационным входом АЛУ умножения и вторым информационным входом АЛУ суммирования, второй выход регистра умножения связан со вторым информационным входом устройства управления, выход АЛУ суммирования связан со вторым информационным входом АЛУ деления через регистр суммирования, выход АЛУ деления связан с первым информационным входом регистра деления, второй информационный вход регистра деления связан с устройством управления, первый информационный выход регистра деления связан с первым информационным входом АЛУ деления, второй информационный выход регистра деления связан с третьим информационным входом устройства управления и запоминающим устройством, управляющие входы всех АЛУ, а также регистров умножения и деления связаны с устройством управления.
    Figure 00000001
RU2016119253/08U 2016-05-18 2016-05-18 Вычислительное устройство для генерирования фигурных чисел, используемых при обучении решению уравнения ферма RU165284U1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2016119253/08U RU165284U1 (ru) 2016-05-18 2016-05-18 Вычислительное устройство для генерирования фигурных чисел, используемых при обучении решению уравнения ферма

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2016119253/08U RU165284U1 (ru) 2016-05-18 2016-05-18 Вычислительное устройство для генерирования фигурных чисел, используемых при обучении решению уравнения ферма

Publications (1)

Publication Number Publication Date
RU165284U1 true RU165284U1 (ru) 2016-10-10

Family

ID=57122483

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2016119253/08U RU165284U1 (ru) 2016-05-18 2016-05-18 Вычислительное устройство для генерирования фигурных чисел, используемых при обучении решению уравнения ферма

Country Status (1)

Country Link
RU (1) RU165284U1 (ru)

Similar Documents

Publication Publication Date Title
Morrison The art of modeling dynamic systems: forecasting for chaos, randomness and determinism
Ma et al. A class of vertex–edge-growth small-world network models having scale-free, self-similar and hierarchical characters
He et al. ReLU deep neural networks from the hierarchical basis perspective
Vayadande et al. Modulo Calculator Using Tkinter Library
Štrboja et al. Transformation of the pseudo-integral and related convergence theorems
Lee et al. Area-efficient subquadratic space-complexity digit-serial multiplier for type-II optimal normal basis of $ GF (2^{m}) $ using symmetric TMVP and block recombination techniques
Koepf Computer algebra: An algorithm-oriented introduction
Viola Challenges in computational lower bounds
RU165284U1 (ru) Вычислительное устройство для генерирования фигурных чисел, используемых при обучении решению уравнения ферма
Ploskas et al. A computational comparison of scaling techniques for linear optimization problems on a graphical processing unit
RU2619527C1 (ru) Способ потокового генерирования последовательности фигурных чисел, используемой при обучении решению уравнения Ферма
Rust An uncountable set of tiling spaces with distinct cohomology
Larasati et al. Simulation of modular exponentiation circuit for shor's algorithm in qiskit
Gebhardt et al. Normal forms of random braids
Chitcharoen et al. Novel matrix forms of rough set flow graphs with applications to data integration
Eick et al. Coclass theory for finite nilpotent associative algebras: algorithms and a periodicity conjecture
Bermejo-Vega Normalizer circuits and quantum computation
Efe Hybrid Analysis of TMVP for Modular Polynomial Multiplication in Cryptography
Matteau et al. The inverse iteration method for Julia sets in the 3-dimensional space
Mihailović et al. Generalized Minkowski type inequality for pseudo-integral
Priyadharsini et al. Results on controllability of nonlinear hilfer fractional stochastic system
Berrizbeitia et al. On the Lefschetz zeta function for quasi-unipotent maps on the n-dimensional torus
Berciano-Alcaraz A computational approach of A∞-(co) algebras
Beebe A Bibliography of Publications in ACM SIGSAM Bulletin and ACM Communications in Computer Algebra
Bauldry Partial Fractions via Calculus

Legal Events

Date Code Title Description
MM9K Utility model has become invalid (non-payment of fees)

Effective date: 20170519