RU154313U1 - MOVING OBJECT SPEED CALCULATOR - Google Patents

MOVING OBJECT SPEED CALCULATOR Download PDF

Info

Publication number
RU154313U1
RU154313U1 RU2014149442/08U RU2014149442U RU154313U1 RU 154313 U1 RU154313 U1 RU 154313U1 RU 2014149442/08 U RU2014149442/08 U RU 2014149442/08U RU 2014149442 U RU2014149442 U RU 2014149442U RU 154313 U1 RU154313 U1 RU 154313U1
Authority
RU
Russia
Prior art keywords
unit
inputs
additional
outputs
block
Prior art date
Application number
RU2014149442/08U
Other languages
Russian (ru)
Inventor
Дмитрий Иванович Попов
Original Assignee
Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Рязанский государственный радиотехнический университет"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Рязанский государственный радиотехнический университет" filed Critical Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Рязанский государственный радиотехнический университет"
Priority to RU2014149442/08U priority Critical patent/RU154313U1/en
Application granted granted Critical
Publication of RU154313U1 publication Critical patent/RU154313U1/en

Links

Images

Landscapes

  • Radar Systems Or Details Thereof (AREA)

Abstract

Вычислитель скорости движущихся объектов, содержащий блок задержки, блок комплексного сопряжения, блок комплексного умножения, блок усреднения, блок вычисления фазы, умножитель, ключ, блок вычисления модуля, первый блок памяти, блок управления, пороговый блок, второй блок памяти и синхрогенератор, при этом выходы блока задержки соединены с входами блока комплексного сопряжения, выходы которого соединены с первыми входами блока комплексного умножения, вторые входы которого объединены с входами блока задержки, выход первого блока памяти соединен с первым входом умножителя, выход которого соединен с входом ключа, выход порогового блока соединен с управляющим входом ключа, первый вход порогового блока соединен с выходом второго блока памяти, выход синхрогенератора соединен с синхровходами блока задержки, блока комплексного сопряжения, блока комплексного умножения, блока усреднения, блока вычисления фазы, умножителя, ключа, блока вычисления модуля, первого и второго блоков памяти и порогового блока, отличающийся тем, что введены первый и второй двухканальные ключи, дополнительный блок усреднения, дополнительный блок задержки, дополнительный блок вычисления модуля, дополнительный блок комплексного сопряжения, дополнительный блок комплексного умножения и сумматор, при этом выходы блока комплексного умножения соединены с объединенными входами первого и второго двухканальных ключей, управляющие входы которых соединены соответственно с первым и вторым выходами блока управления, выходы первого двухканального ключа соединены с входами блока усреднения, выходы которого соединены с входами дополнительногоA moving object speed calculator comprising a delay unit, a complex conjugation unit, a complex multiplication unit, an averaging unit, a phase calculation unit, a multiplier, a key, a module calculation unit, a first memory unit, a control unit, a threshold unit, a second memory unit and a clock generator, wherein the outputs of the delay unit are connected to the inputs of the complex conjugation unit, the outputs of which are connected to the first inputs of the complex multiplication unit, the second inputs of which are combined with the inputs of the delay unit, the output of the first memory unit connected to the first input of the multiplier, the output of which is connected to the key input, the output of the threshold block is connected to the control input of the key, the first input of the threshold block is connected to the output of the second memory block, the output of the sync generator is connected to the sync inputs of the delay block, complex conjugation block, complex multiplication block, block averaging, phase calculation unit, multiplier, key, module calculation unit, first and second memory blocks and threshold block, characterized in that the first and second two-channel keys are entered, in addition The unit averaging unit, the additional delay unit, the additional unit for calculating the module, the additional unit for complex conjugation, the additional unit for complex multiplication and the adder, while the outputs of the unit for complex multiplication are connected to the combined inputs of the first and second two-channel keys, the control inputs of which are connected respectively to the first and second the outputs of the control unit, the outputs of the first two-channel key are connected to the inputs of the averaging unit, the outputs of which are connected to the inputs of an additional

Description

Устройство относится к вычислительной технике и предназначено для вычисления на основе корреляционного принципа скорости движущихся объектов; может использоваться в автоматизированных системах управления воздушным движением для обнаружения и измерения скорости летательных аппаратов.The device relates to computer technology and is intended for calculation based on the correlation principle of the speed of moving objects; can be used in automated air traffic control systems to detect and measure the speed of aircraft.

Известен многоканальный неследящий фильтровой измеритель [1], каждый канал которого содержит последовательно соединенные согласованный фильтр и детектор, выходы каналов объединены решающим устройством. Однако данное устройство обладает невысокой точностью измерения.Known multi-channel non-tracking filter meter [1], each channel of which contains a matched filter and detector connected in series, the outputs of the channels are combined by a resolver. However, this device has a low measurement accuracy.

Известно также устройство обработки сигнала движущейся цели [2], содержащее последовательно включенные блоки задержки, умножитель комплексных чисел и вычитатель. Однако это устройство обладает низкой точностью и неоднозначностью измерения.A device for processing a signal of a moving target [2] is also known, which contains series-delayed blocks, a complex number multiplier, and a subtractor. However, this device has low accuracy and ambiguity of measurement.

Наиболее близким к заявляемому устройству является обнаружитель-измеритель доплеровских сигналов [3], выбранный в качестве прототипа, содержащий блок задержки, блок комплексного сопряжения, блок комплексного умножения, блок усреднения, блок вычисления фазы, умножитель, ключ, блок вычисления модуля, первый блок памяти, блок управления, пороговый блок, второй блок памяти и синхрогенератор. Однако данное устройство обладает неоднозначностью и невысокой точностью измерения за счет наличия большого числа функциональных преобразований.Closest to the claimed device is a Doppler signal detector-meter [3], selected as a prototype, comprising a delay unit, a complex conjugation unit, a complex multiplication unit, an averaging unit, a phase calculation unit, a multiplier, a key, a module calculation unit, a first memory unit , a control unit, a threshold unit, a second memory unit, and a clock generator. However, this device has ambiguity and low measurement accuracy due to the presence of a large number of functional transformations.

Задачей, решаемой в заявляемом устройстве, является расширение диапазона однозначно измеряемых радиальных скоростей и повышение точности измерения за счет меньшего числа функциональных преобразований.The problem to be solved in the claimed device is to expand the range of uniquely measured radial velocities and increase the accuracy of the measurement due to fewer functional transformations.

Для решения поставленной задачи в вычислитель скорости движущихся объектов, содержащий блок задержки, блок комплексного сопряжения, блок комплексного умножения, блок усреднения, блок вычисления фазы, умножитель, ключ, первый блок памяти, блок вычисления модуля, блок управления, пороговый блок, второй блок памяти и синхрогенератор, введены первый и второй двухканальные ключи, дополнительный блок усреднения, дополнительный блок задержки, дополнительный блок вычисления модуля, дополнительный блок комплексного сопряжения, дополнительный блок комплексного умножения и сумматор.To solve this problem, a moving object speed calculator comprising a delay unit, a complex conjugation unit, a complex multiplication unit, an averaging unit, a phase calculation unit, a multiplier, a key, a first memory unit, a module calculation unit, a control unit, a threshold unit, a second memory unit and a sync generator, the first and second two-channel keys, an additional averaging unit, an additional delay unit, an additional module calculation unit, an additional complex pairing unit, an additional Lok complex multiplication and an adder.

Дополнительные блоки, введенные в предлагаемое устройство, являются известными. Так, соединенные вместе блок задержки, блок комплексного сопряжения и блок комплексного умножения позволяют выделить доплеровский набег фазы за интервал между соседними импульсами. Однако неизвестно совместное применение блока задержки, блока комплексного сопряжения, блока комплексного умножения, первого и второго двухканальных ключей, блока управления, дополнительного блока задержки, дополнительного блока комплексного сопряжения, дополнительного блока комплексного умножения, дополнительного вычислителя модуля и сумматора. Новыми являются связи первого и второго двухканальных ключей с блоком комплексного умножения и блоком управления, блока усреднения с первым двухканальным ключом и дополнительным блоком задержки, дополнительного блока усреднения со вторым двухканальным ключом и дополнительным блоком комплексного сопряжения, дополнительного блока комплексного умножения с дополнительным блоком задержки и дополнительным блоком комплексного сопряжения, дополнительного блока комплексного умножения с блоком вычисления фазы и сумматора с блоком вычисления модуля, дополнительным блоком вычисления модуля и пороговым блоком. Связи между синхрогенератором и всеми блоками вычислителя скорости движущихся объектов обеспечивают согласованное выполнение всех вычислений.Additional blocks introduced into the proposed device are known. Thus, the delay unit, the complex conjugation unit, and the complex multiplication unit connected together allow one to isolate the Doppler phase incursion for the interval between adjacent pulses. However, the joint use of the delay unit, complex conjugation unit, complex multiplication unit, first and second two-channel keys, control unit, additional delay unit, additional complex conjugation unit, additional complex multiplication unit, additional module calculator, and adder is not known. The connections of the first and second two-channel keys with the complex multiplication unit and the control unit, the averaging unit with the first two-channel key and the additional delay unit, the additional averaging unit with the second two-channel key and the additional complex conjugation unit, the additional complex multiplication unit with the additional delay unit and the additional are new complex conjugation unit, an additional complex multiplication unit with a phase calculation unit and an adder with a calculation unit module, an additional module calculation unit and a threshold unit. The connections between the sync generator and all the blocks of the calculator of speed of moving objects ensure the consistent execution of all calculations.

Техническим результатом, обеспечиваемым приведенной совокупностью признаков, является расширение диапазона однозначно измеряемых радиальных скоростей и повышение точности измерения.The technical result provided by the given set of features is to expand the range of unambiguously measured radial velocities and increase the measurement accuracy.

Заявляемое решение носит технический характер, осуществимо, воспроизводимо и, следовательно, является промышленно применимым.The claimed solution is technical in nature, feasible, reproducible and, therefore, is industrially applicable.

На фиг. 1 представлена структурная электрическая схема вычислителя скорости движущихся объектов; на фиг. 2 - блока задержки; на фиг. 3 - блока комплексного сопряжения; на фиг. 4 - блока комплексного умножения; на фиг. 5 - блока усреднения; на фиг. 6 - блока вычисления фазы; на фиг. 7 - блока присвоения знака; на фиг. 8 - блока вычисления модуля, на фиг 9 - двухканального ключа; на фиг. 10 - блока управления.In FIG. 1 is a structural electrical diagram of a speed calculator for moving objects; in FIG. 2 - delay unit; in FIG. 3 - block complex conjugation; in FIG. 4 - block complex multiplication; in FIG. 5 - averaging unit; in FIG. 6 - phase calculation unit; in FIG. 7 - character assignment unit; in FIG. 8 - module calculation unit; FIG. 9 - two-channel key; in FIG. 10 - control unit.

Вычислитель скорости движущихся объектов (фиг. 1) содержит блок 1 задержки, блок 2 комплексного сопряжения, блок 3 комплексного умножения, блок 4 усреднения, блок 5 вычисления фазы, умножитель 6, ключ 7, блок 8 вычисления модуля, первый блок 9 памяти, блок 10 управления, пороговый блок 11, второй блок 12 памяти, синхрогенератор 13, первый двухканальный ключ 14, второй двухканальный ключ 15, дополнительный блок 16 усреднения, дополнительный блок 17 задержки, дополнительный блок 18 вычисления модуля, дополнительный блок 19 комплексного сопряжения, дополнительный блок 20 комплексного умножения и сумматор 21, при этом выходы блока 1 задержки соединены с входами блока 2 комплексного сопряжения, выходы которого соединены с первыми входами блока 3 комплексного умножения, вторые входы которого объединены с входами блока 1 задержки, выход первого блока 9 памяти соединен с первым входом умножителя 6, выход которого соединен с входом ключа 7, выход порогового блока 11 соединен с управляющим входом ключа 7, первый вход порогового блока 11 соединен с выходом второго блока 12 памяти, выходы блока 3 комплексного умножения соединены с объединенными входами первого 14 и второго 15 двухканальных ключей, управляющие входы которых соединены соответственно с первым и вторым выходами блока 10 управления, выходы первого двухканального ключа 14 соединены с входами блока 4 усреднения, выходы которого соединены с входами дополнительного блока 17 задержки, выходы второго двухканального ключа 15 соединены с входами дополнительного блока 16 усреднения, выходы которого соединены с объединенными входами дополнительного блока 18 вычисления модуля и дополнительного блока 19 комплексного сопряжения, выходы дополнительного блока 17 задержки соединены с объединенными входами блока 8 вычисления модуля и первыми входами дополнительного блока 20 комплексного умножения, вторые входы которого соединены с выходами дополнительного блока 19 комплексного сопряжения, выходы блока 8 вычисления модуля и дополнительного блока 18 вычисления модуля соединены соответственно с первым и вторым входами сумматора 21, выход которого соединен со вторым входом порогового блока 11, выходы дополнительного блока 20 комплексного умножения соединены с входами блока 5 вычисления фазы, выход которого соединен со вторым входом умножителя 6, выход синхрогенератора 13 соединен с синхровходами блока 1 задержки, блока 2 комплексного сопряжения, блока 3 комплексного умножения, блока 4 усреднения, блока 5 вычисления фазы, умножителя 6, ключа 7, блока 8 вычисления модуля, первого блока 9 памяти, порогового блока 11, второго блока 12 памяти, первого 14 и второго 15 двухканальных ключей, дополнительного блока 16 усреднения, дополнительного блока 17 задержки, дополнительного блока 18 вычисления модуля, дополнительного блока 19 комплексного сопряжения, дополнительного блока 20 комплексного умножения и сумматора 21, причем входами вычислителя скорости движущихся объектов являются входы блока 1 задержки, а первым и вторым выходами - соответственно выходы ключа 7 и порогового блока 11.The speed calculator of moving objects (Fig. 1) contains a delay unit 1, complex conjugation unit 2, complex multiplication unit 3, averaging unit 4, phase calculation unit 5, multiplier 6, key 7, module calculation unit 8, first memory unit 9, unit 10 control, threshold block 11, second memory block 12, clock generator 13, first two-channel key 14, second two-channel key 15, additional averaging unit 16, additional delay unit 17, additional module calculation unit 18, additional complex pairing unit 19, additional the second complex multiplication unit 20 and the adder 21, while the outputs of the delay unit 1 are connected to the inputs of the complex conjugation unit 2, the outputs of which are connected to the first inputs of the complex multiplication unit 3, the second inputs of which are combined with the inputs of the delay unit 1, the output of the first memory unit 9 is connected with the first input of the multiplier 6, the output of which is connected to the input of the key 7, the output of the threshold block 11 is connected to the control input of the key 7, the first input of the threshold block 11 is connected to the output of the second memory block 12, the outputs of the complex 3 smart The inputs are connected to the combined inputs of the first 14 and second 15 two-channel keys, the control inputs of which are connected respectively to the first and second outputs of the control unit 10, the outputs of the first two-channel key 14 are connected to the inputs of the averaging unit 4, the outputs of which are connected to the inputs of the additional delay unit 17, the outputs the second two-channel key 15 is connected to the inputs of the additional averaging unit 16, the outputs of which are connected to the combined inputs of the additional module calculation unit 18 and the additional unit and 19 complex conjugation, the outputs of the additional delay unit 17 are connected to the combined inputs of the module calculation unit 8 and the first inputs of the additional complex multiplication unit 20, the second inputs of which are connected to the outputs of the additional complex conjugation unit 19, the outputs of the module calculation unit 8 and the additional module calculation unit 18 connected respectively to the first and second inputs of the adder 21, the output of which is connected to the second input of the threshold unit 11, the outputs of the additional unit 20 complex multiplying The inputs are connected to the inputs of the phase calculation unit 5, the output of which is connected to the second input of the multiplier 6, the output of the clock generator 13 is connected to the clock inputs of the delay unit 1, complex conjugation unit 2, complex multiplication unit 3, averaging unit 4, phase calculation unit 5, multiplier 6, key 7, module calculation unit 8, first memory block 9, threshold block 11, second memory block 12, first 14 and second 15 two-channel keys, additional averaging block 16, additional delay block 17, additional mod calculation block 18 It will be possible to add a block, an additional complex conjugation block 19, an additional complex multiplication block 20, and an adder 21, the inputs of the speed calculator of moving objects being the inputs of the delay unit 1, and the first and second outputs, respectively, the outputs of the key 7 and the threshold block 11.

Блок 1 задержки и дополнительный блок 17 задержки (фиг. 2) содержат две цифровые линии задержки 22, входами блоков задержки являются входы цифровых линий задержки 22, выходы которых являются выходами блоков задержки.The delay unit 1 and the additional delay unit 17 (Fig. 2) contain two digital delay lines 22, the inputs of the delay units are the inputs of the digital delay lines 22, the outputs of which are the outputs of the delay units.

Блок 2 комплексного сопряжения и дополнительный блок 19 комплексного сопряжения (фиг. 3) содержат инвертор 23, первый вход блока комплексного сопряжения является его первым выходом, вторым входом является вход инвертора, выход которого является вторым выходом блока комплексного сопряжения.The complex conjugation unit 2 and the additional complex conjugation unit 19 (Fig. 3) comprise an inverter 23, the first input of the complex conjugation block is its first output, the second input is the inverter input, the output of which is the second output of the complex conjugation block.

Блок 3 комплексного умножения и дополнительный блок 20 комплексного умножения (фиг. 4) содержат два канала (I, II), каждый из которых включает первый перемножитель 24, последовательно включенные второй перемножитель 25 и сумматор 26, выход первого перемножителя 24 одного канала соединен со вторым входом сумматора 26 другого канала, а первыми и вторыми входами блока комплексного умножения соответственно являются объединенные между собой первые входы первого и второго перемножителей 24, 25 каждого из каналов, объединенные вторые входы первых перемножителей 24 и объединенные вторые входы вторых перемножителей 25, а выходами блока комплексного умножения являются выходы сумматоров 26 каждого из каналов.The complex multiplication block 3 and the additional complex multiplication block 20 (Fig. 4) contain two channels (I, II), each of which includes a first multiplier 24, a second multiplier 25 in series, and an adder 26, the output of the first multiplier 24 of one channel is connected to the second the input of the adder 26 of the other channel, and the first and second inputs of the complex multiplication block, respectively, are the combined first inputs of the first and second multipliers 24, 25 of each channel, the combined second inputs of the first Ithel 24 and the combined second inputs of the second multipliers 25 and the output unit are complex multiplication outputs of adders 26 of each of the channels.

Блок 4 усреднения и дополнительный блок 16 усреднения (фиг. 5) содержат два канала (I, II), каждый из которых состоит из {N-3)/2 последовательно включенных цифровых линий задержки 27 и {N-3)/2 последовательно включенных сумматоров 28, входами блока усреднения являются объединенные входы первой линии задержки 27 и первого сумматора 28 каждого канала (I, II), а выход k-й [k=1…(N-3)/2] линии задержки 27 соединен со вторым входом k-го [k=1…(N-3)/2)] сумматора 28 каждого канала (I, II), выходами блока усреднения служат выходы [(N-3)/2]-x сумматоров 28.Block 4 averaging and additional block 16 averaging (Fig. 5) contain two channels (I, II), each of which consists of {N-3) / 2 series-connected digital delay lines 27 and {N-3) / 2 series-connected adders 28, the inputs of the averaging block are the combined inputs of the first delay line 27 and the first adder 28 of each channel (I, II), and the output of the k-th [k = 1 ... (N-3) / 2] delay line 27 is connected to the second input of the kth [k = 1 ... (N-3) / 2)] adder 28 of each channel (I, II), the outputs of the averaging block are the outputs of the [(N-3) / 2] -x adders 28.

Блок 5 вычисления фазы (фиг. 6) состоит из последовательно включенных делителя 29, функционального преобразователя 30, модульного блока 31, сумматора 32, блока 33 присвоения знака и первого ключа 34, выход функционального преобразователя 30 соединен с входом второго ключа 35, второй вход сумматора 32 соединен с выходом блока 37 памяти, управляющие входы первого и второго ключей 34, 35 соединены с входом делителя 29, соответствующим входу действительной части комплексного числа, второй вход блока 33 присвоения знака соединен с входом делителя 29, соответствующим входу мнимой части комплексного числа, выходы первого и второго ключей 34, 35 соединены с входами сумматора 36, выход которого является выходом блока вычисления фазы, входами блока вычисления фазы являются входы делителя 29.The phase calculation unit 5 (Fig. 6) consists of a series divider 29, a functional converter 30, a modular block 31, an adder 32, a character assignment unit 33 and a first key 34, the output of the functional converter 30 is connected to the input of the second key 35, the second input of the adder 32 is connected to the output of the memory unit 37, the control inputs of the first and second keys 34, 35 are connected to the input of the divider 29 corresponding to the input of the real part of the complex number, the second input of the character assignment unit 33 is connected to the input of the divider 29, corresponding For the input of the imaginary part of the complex number, the outputs of the first and second keys 34, 35 are connected to the inputs of the adder 36, the output of which is the output of the phase calculation unit, the inputs of the phase calculation unit are the inputs of the divider 29.

Блок 33 присвоения знака (фиг. 7) содержит блоки 38, 41 умножения, блок 39 памяти и ограничитель 40, причем второй вход блока присвоения знака является первым входом блока 38 умножения, второй вход которого соединен с выходом блока 39 памяти, выход блока 38 умножения соединен с входом ограничителя 40, выход которого соединен с первым входом блока 41 умножения, второй вход которого является первым входом блока присвоения знака, выходом блока присвоения знака служит выход блока 41 умножения.The character assigning unit 33 (Fig. 7) contains multiplication units 38, 41, a memory unit 39 and a limiter 40, the second input of the character assigning unit being the first input of the multiplying unit 38, the second input of which is connected to the output of the memory unit 39, the output of the multiplying unit 38 connected to the input of the limiter 40, the output of which is connected to the first input of the multiplication unit 41, the second input of which is the first input of the character assignment unit, the output of the character assignment unit is the output of the multiplication unit 41.

Блок 8 вычисления модуля и дополнительный блок 18 вычисления модуля (фиг. 8) содержат два блока 42 умножения, сумматор 43 и блок 44 извлечения квадратного корня, входами блока вычисления модуля являются входы блоков 42 умножения, выходы которых соединены с первым и вторым входами сумматора 43, выход которого соединен с входом блока 44 извлечения квадратного корня, выход которого является выходом блока вычисления модуля.The module calculation unit 8 and the additional module calculation unit 18 (Fig. 8) contain two multiplication units 42, an adder 43 and a square root extraction unit 44, the inputs of the module calculation unit are the inputs of the multiplication units 42, the outputs of which are connected to the first and second inputs of the adder 43 whose output is connected to the input of the square root extraction unit 44, the output of which is the output of the module calculation unit.

Первый 14 и второй 15 двухканальные ключи (фиг. 9) содержат два ключа 45, входами двухканальных ключей являются входы ключей 45, выходы которых являются выходами двухканальных ключей.The first 14 and second 15 two-channel keys (Fig. 9) contain two keys 45, the inputs of the two-channel keys are the inputs of the keys 45, the outputs of which are the outputs of the two-channel keys.

Блок 10 управления (фиг. 10) содержит триггер 46 и элемент НЕ 47, входом блока управления является вход триггера 46, выход которого соединен с входом элемента НЕ 47, первым выходом блока 10 управления является выход триггера 46, а вторым выходом - выход элемента НЕ 47.The control unit 10 (Fig. 10) contains a trigger 46 and an element HE 47, the input of the control unit is the input of the trigger 46, the output of which is connected to the input of the element HE 47, the first output of the control unit 10 is the output of the trigger 46, and the second output is the output of the element NOT 47.

Вычислитель скорости движущихся объектов работает следующим образом.The speed calculator of moving objects works as follows.

В заявляемом вычислителе обрабатывается неэквидистантная когерентно-импульсная последовательность N радиоимпульсов с чередующимися периодами повторения T1 и Т2, причем T12=ΔT. При отражении радиоимпульсов от движущейся цели их несущие частоты в соответствующих периодах приобретают доплеровские сдвиги фазыIn the inventive calculator, a non-equidistant coherent-pulse sequence of N radio pulses is processed with alternating repetition periods T 1 and T 2 , with T 1 -T 2 = ΔT. When radio pulses are reflected from a moving target, their carrier frequencies in the corresponding periods acquire Doppler phase shifts

φ1=2πfдT1, φ2=2πfдΤ2, Δφ=φ12=2πfдΔΤ,φ 1 = 2πf d T 1 , φ 2 = 2πf d Τ 2 , Δφ = φ 12 = 2πf d ΔΤ,

где fд=2νrfн/c - доплеровская частота, νr - радиальная скорость цели, fн - несущая частота радиоимпульсов, с - скорость распространения радиоволн.where f d = 2ν r f n / s is the Doppler frequency, ν r is the radial velocity of the target, f n is the carrier frequency of the radio pulses, and s is the propagation velocity of radio waves.

Отраженные от цели радиоимпульсы поступают на вход приемника, в котором усиливаются, в квадратурных фазовых детекторах переносятся на видеочастоту, а затем подвергаются аналого-цифровому преобразованию (соответствующие блоки на фиг. 1 не показаны). На вход вычислителя в одном элементе разрешения по дальности поступают цифровые отсчеты комплексной огибающейThe radio pulses reflected from the target arrive at the input of the receiver, in which they are amplified, are transferred to the video frequency in quadrature phase detectors, and then undergo analog-to-digital conversion (the corresponding blocks in Fig. 1 are not shown). At the input of the calculator in one element of range resolution, digital readings of the complex envelope are received

Uk=u1k+iu2k, k=1…N,U k = u 1k + iu 2k , k = 1 ... N,

где u1k, u2k - цифровые коды действительной и мнимой частей отсчетов Uk.where u 1k , u 2k are the digital codes of the real and imaginary parts of the samples U k .

Входные отсчеты Uk вычислителя (фиг. 1) в блоке 1 задержки (фиг. 2) под управлением синхронизирующих импульсов, вырабатываемых синхрогенератором 13, поочередно задерживаются на интервалы T1 и T2, что обеспечивает синхронность последующего комплексного умножения отсчетов по дальности. Синхрогенератор 13 управляется импульсами синхронизатора радиолокатора (на фиг. 1 не показан), следующими поочередно с интервалами T1 и Т2. В блоке 2 комплексного сопряжения (фиг. 3) осуществляется комплексное сопряжение задержанного отсчета

Figure 00000002
. Далее в блоке 3 комплексного умножения (фиг. 4) реализуется попарное умножение отсчетов в соответствии с алгоритмом вычисления корреляцийThe input samples U k of the calculator (Fig. 1) in the delay unit 1 (Fig. 2) under the control of the synchronizing pulses generated by the sync generator 13 are alternately delayed by the intervals T 1 and T 2 , which ensures synchronization of the subsequent complex multiplication of the samples in range. The sync generator 13 is controlled by the pulses of the radar synchronizer (not shown in Fig. 1), following alternately at intervals T 1 and T 2 . In block 2 complex pairing (Fig. 3) is a complex pairing of the delayed reference
Figure 00000002
. Next, in block 3 of complex multiplication (Fig. 4), pairwise multiplication of samples is implemented in accordance with the algorithm for calculating correlations

Figure 00000003
, k=2…N.
Figure 00000003
, k = 2 ... N.

Попарные произведения (корреляции)

Figure 00000004
раздельно для каждого интервала T1 и Т2 соответственно через первый 14 и второй 15 двухканальные ключи раздельно поступают в блок 4 усреднения и в дополнительный блок 16 усреднения (фиг. 5). Поочередная коммутация первого 14 и второго 15 двухканального ключей осуществляется импульсами соответственно с первого и второго выходов блока 10 управления, синхронизируемого также импульсами синхронизатора радиолокатора.Pairwise products (correlations)
Figure 00000004
separately for each interval T 1 and T 2, respectively, through the first 14 and second 15 two-channel keys are separately received in block 4 averaging and in an additional block 16 averaging (Fig. 5). Alternate switching of the first 14 and second 15 two-channel keys is carried out by pulses, respectively, from the first and second outputs of the control unit 10, synchronized also by the pulses of the radar synchronizer.

В блоке 4 усреднения (фиг. 5) с помощью линий задержки 27 на интервал T12 и сумматоров 28 в каждом элементе разрешения по дальности осуществляется скользящее вдоль азимута когерентное суммирование (накопление) соответствующих интервалу T1 попарных произведений (корреляций). В результате на выходе блока 4 усреднения при нечетном TV образуется пропорциональная корреляционному моменту отсчетов, соответствующих интервалу T1, величинаIn block 4 averaging (Fig. 5), using delay lines 27 for the interval T 1 + T 2 and adders 28 in each range resolution element, coherent summation (accumulation) of pairwise products (correlations) corresponding to the interval T 1 is performed (accumulation). As a result, at the output of the averaging block 4 for odd TV, a value proportional to the correlation moment of the samples corresponding to the interval T 1 is formed , the value

Figure 00000005
.
Figure 00000005
.

В дополнительном блоке 16 усреднения (фиг. 5) осуществляется аналогичное суммирование соответствующих интервалу Т2 попарных корреляций, что приводит к образованию на его выходе пропорциональной корреляционному моменту отсчетов, соответствующих интервалу Т2, величиныIn the additional averaging block 16 (Fig. 5), a similar summation of pairwise correlations corresponding to the T 2 interval is performed, which leads to the formation at its output proportional to the correlation moment of the samples corresponding to the T 2 interval,

Figure 00000006
.
Figure 00000006
.

Величина Y1 на выходе блока 4 усреднения (фиг. 5) по времени предшествует величине Y2 на интервал Т2, что компенсируется соответствующей данному интервалу задержкой Y1 в дополнительном блоке 17 задержки (фиг. 2). В дополнительном блоке 19 комплексного сопряжения (фиг. 3) инвертируется знак мнимой части величины Υ2.The value of Y 1 at the output of the averaging unit 4 (Fig. 5) in time precedes the value of Y 2 by the interval T 2 , which is compensated by the corresponding delay Y 1 in the additional delay unit 17 (Fig. 2). In the additional block 19 complex conjugation (Fig. 3) the sign of the imaginary part of the quantity Υ 2 is inverted.

Величины Y1 и

Figure 00000007
одновременно поступают соответственно на первые и вторые входы дополнительного блока 20 комплексного умножения (фиг. 4), на выходе которого вычисляется величинаValues Y 1 and
Figure 00000007
simultaneously arrive, respectively, at the first and second inputs of the additional complex multiplication unit 20 (Fig. 4), at the output of which the value is calculated

Figure 00000008
.
Figure 00000008
.

Величины ν1 и ν2 поступают на соответствующие входы блока 5 вычисления фазы (фиг. 6), где на основе блока 29 деления и арктангенсного функционального преобразователя 30 вычисляется оценкаThe values ν 1 and ν 2 are supplied to the corresponding inputs of the phase calculation unit 5 (Fig. 6), where, based on the division unit 29 and the arc tangent functional converter 30, an estimate is calculated

Figure 00000009
.
Figure 00000009
.

Последующие преобразования оценки

Figure 00000010
зависят от знака величины ν1. При ν1>0 открыт второй ключ 35, и оценка
Figure 00000011
через сумматор 36 непосредственно поступает на выход блока 5 вычисления фазы. При ν1<0 открыт первый ключ 34, а второй ключ 35 закрыт.При этом в модульном блоке 31 образуется |argV|, вычитаемый в сумматоре 32 из величины π, поступающей от блока 37 памяти. Полученной разности в блоке 33 присваивается знак величины ν2.Subsequent Assessment Conversions
Figure 00000010
depend on the sign of the quantity ν 1 . For ν 1 > 0, the second key 35 is open, and the estimate
Figure 00000011
through the adder 36 directly goes to the output of the phase calculation unit 5. When ν 1 <0, the first key 34 is open, and the second key 35 is closed. In this case, | argV | is formed in the modular block 31, subtracted in the adder 32 from the value of π coming from the memory block 37. The resulting difference in block 33 is assigned the sign of ν 2 .

Блок 33 присвоения знака (фиг. 7) работает следующим образом. На второй вход блока присвоения знака поступает величина ν2, где в блоке 38 умножения производится ее умножение на постоянный множитель из блока 39 памяти с целью масштабирования и дальнейшего ограничения в ограничителе 40 по уровню ±1. Таким образом, после ограничения величина на выходе ограничителя 40 имеет смысл знака величины ν2, который, поступая на первый вход блока 41 умножения, присваивается разности π-|argV|, поступающей с выхода сумматора 32 на первый вход блока 33 присвоения знака, т.е. на второй вход блока 41 умножения.Block 33 character assignment (Fig. 7) operates as follows. The value ν 2 is supplied to the second input of the sign-assigning unit, where in the multiplication unit 38 it is multiplied by a constant factor from the memory unit 39 in order to scale and further limit the limiter 40 to a level of ± 1. Thus, after the restriction, the value at the output of the limiter 40 has the meaning of the sign of the quantity ν 2 , which, arriving at the first input of the multiplication unit 41, is assigned the difference π- | argV | coming from the output of the adder 32 to the first input of the character assigning unit 33, i.e. e. to the second input of the multiplication block 41.

Рассмотренные операции позволяют в блоке 5 вычисления фазы сначала найти оценку доплеровского сдвига фазы, находящуюся в интервале [-π/2, π/2], а затем при помощи последующих логических преобразований в блоках 31, 32 и 33 расширить пределы ее однозначного измерения до интервала [-π, π] в соответствии с алгоритмомThe operations considered allow, in block 5 of the phase calculation, first to find an estimate of the Doppler phase shift located in the interval [-π / 2, π / 2], and then, using subsequent logical transformations in blocks 31, 32 and 33, expand the limits of its unambiguous measurement to the interval [-π, π] according to the algorithm

Figure 00000012
Figure 00000012

Умножитель 6 (фиг. 1) осуществляет умножение найденной оценки сдвига фазы

Figure 00000013
на весовой коэффициент а, хранящийся в первом блоке 9 памяти, что позволяет найти однозначную оценку радиальной скорости в соответствии с выражениемThe multiplier 6 (Fig. 1) multiplies the found phase shift estimate
Figure 00000013
by the weight coefficient a stored in the first memory block 9, which allows one to find an unambiguous estimate of the radial velocity in accordance with the expression

Figure 00000014
,
Figure 00000014
,

где

Figure 00000015
- весовой коэффициент.Where
Figure 00000015
- weight coefficient.

Для уменьшения вероятности работы вычислителя по шумам в нем исключается выдача полученной оценки на выход в отсутствие отраженного от цели сигнала. В блоке 8 вычисления модуля и в дополнительном блоке 18 вычисления модуля (фиг. 8) вычисляются соответственно величиныTo reduce the likelihood of the computer working by noise, it excludes the issuance of the obtained estimate for output in the absence of a signal reflected from the target. In block 8, the calculation of the module and in the additional block 18 of the calculation of the module (Fig. 8) are calculated respectively

Figure 00000016
,
Figure 00000016
,

которые поступают соответственно на первый и второй входы сумматора 21. С выхода сумматора 21 величина z=|Y1|+|Y2| поступает на второй вход порогового блока 11, в котором сравнивается с пороговым уровнем z0, записанным во втором блоке 12 памяти. Если происходит превышение порогового уровня z0, то с выхода порогового блока 11 поступает сигнал разрешения на прохождение результата вычисления с выхода умножителя 6 через ключ 7 на первый выход вычислителя скорости движущихся объектов. В противном случае ключ 7 разомкнут.Кроме того, сигнал с выхода порогового блока 11, являющегося вторым выходом вычислителя скорости движущихся объектов, может быть использован для отсчета других координат цели, например дальности.which go respectively to the first and second inputs of the adder 21. From the output of the adder 21, the quantity z = | Y 1 | + | Y 2 | arrives at the second input of the threshold block 11, in which it is compared with the threshold level z 0 recorded in the second memory block 12. If the threshold level z 0 is exceeded, then the output of the threshold block 11 receives a permission signal for passing the calculation result from the output of the multiplier 6 through the key 7 to the first output of the speed calculator of moving objects. Otherwise, the key 7 is open. In addition, the signal from the output of the threshold block 11, which is the second output of the speed calculator of moving objects, can be used to read other coordinates of the target, for example, range.

Синхронизация вычислителя скорости движущихся объектов осуществляется подачей на все блоки заявляемого устройства последовательности синхронизирующих импульсов, вырабатываемых синхронизатором 13 (фиг. 1) с периодом повторения tK, выбираемым из условия требуемой разрешающей способности по дальности.The synchronization of the speed calculator of moving objects is carried out by applying to all the blocks of the claimed device a sequence of synchronizing pulses generated by the synchronizer 13 (Fig. 1) with a repetition period t K selected from the condition of the required range resolution.

В известном устройстве (прототипе) исходные доплеровские сдвиги фазы φ1 и φ2, по которым вычисляется величина Δφ12, имеют интервал однозначного измерения [-π, π], что соответствует интервалу однозначного измерения доплеровской частоты [-1/2T1, 1/2T1] (по величине большего периода T1). В предложенном устройстве величина Δφ измеряется непосредственно, что соответствует интервалу однозначности доплеровских частот [-1/2ΔT, 1/2ΔT]. При этом интервал однозначного измерения доплеровской частоты и, следовательно, радиальной скорости расширяется в T1/ΔT раз, что соответствует решению поставленной задачи полезной модели. Если в соответствии с условием fд≤1/2ΔT и с учетом fд=2νrfн/с для максимально возможной скорости цели νrmax выбрать интервал ΔT≤c/4νrmaxfн, то во всем диапазоне реальных скоростей цели может быть осуществлено их однозначное измерение. При этом сохраняется однозначность измерения дальности, которая обеспечивается соответствующим выбором меньшего периода повторения импульсов Т2.In the known device (prototype), the initial Doppler phase shifts φ 1 and φ 2 , by which the value Δ φ = φ 12 is calculated, have a single-valued measurement interval [-π, π], which corresponds to a single-valued Doppler frequency measurement interval [-1 / 2T 1 , 1 / 2T 1 ] (the largest period is T 1 ). In the proposed device, the value Δφ is measured directly, which corresponds to the interval of uniqueness of the Doppler frequencies [-1 / 2ΔT, 1 / 2ΔT]. In this case, the interval of unambiguous measurement of the Doppler frequency and, consequently, the radial velocity expands by T 1 / ΔT times, which corresponds to the solution of the problem of the utility model. If, in accordance with the condition f d ≤1 / 2ΔT and taking into account f d = 2ν r f n / s for the maximum possible target speed ν rmax, we choose the interval ΔT≤c / 4ν rmax f n , then in the whole range of real target speeds their unambiguous measurement is carried out. This preserves the uniqueness of the range measurement, which is ensured by the appropriate choice of a shorter pulse repetition period T 2 .

Обусловленные функциональными преобразованиями погрешности раздельного вычисления величин φ1 и φ2 в известном устройстве (прототипе) являются статистически независимыми. В результате погрешность (дисперсия) разности φ12=Δφ удваивается. В предложенном устройстве при непосредственном вычислении оценки

Figure 00000013
такое удвоение отсутствует, что соответствует повышению точности измерения доплеровского сдвига фазы и, следовательно, радиальной скорости цели.The errors of the separate calculation of the values of φ 1 and φ 2 in the known device (prototype) due to functional transformations are statistically independent. As a result, the error (dispersion) of the difference φ 12 = Δφ is doubled. In the proposed device for the direct calculation of the assessment
Figure 00000013
such a doubling is absent, which corresponds to an increase in the accuracy of measuring the Doppler phase shift and, therefore, the radial velocity of the target.

Таким образом, заявляемый вычислитель скорости движущихся объектов позволяет расширить диапазон однозначно измеряемых радиальных скоростей движущихся объектов и повысить точности измерения скорости за счет меньшего числа функциональных преобразований при применении предлагаемой совместной обработки неэквидистантных радиоимпульсов.Thus, the inventive speed calculator for moving objects allows you to expand the range of uniquely measured radial speeds of moving objects and improve the accuracy of speed measurement due to the smaller number of functional transformations when using the proposed joint processing of non-equidistant radio pulses.

БиблиографияBibliography

1. Ширман Я.Д. и Манжос В.Н. Теория и техника обработки радиолокационной информации на фоне помех. - М.: Радио и связь. - 1981. - С. 204. - Рис. 14.2.1. Shirman Y.D. and Manzhos V.N. The theory and technique of processing radar information against the background of interference. - M .: Radio and communication. - 1981. - S. 204. - Fig. 14.2.

2. Патент №63-49193 (Япония), МПК G01S 13/52. Радиолокационное устройство для обнаружения движущейся цели / К.К. Тосиба. - Опубл. 03.10.1988. - Изобретения стран мира. - 1989. - Выпуск 109. - №15. - С. 52.2. Patent No. 63-49193 (Japan), IPC G01S 13/52. Radar device for detecting a moving target / K.K. Toshiba. - Publ. 10/03/1988. - Inventions of the countries of the world. - 1989. - Issue 109. - No. 15. - S. 52.

3. Патент №2017167 (Россия), МПК G01S 13/58. Обнаружитель-измеритель доплеровских сигналов / Д.И. Попов, С.В. Герасимов и Е.Н. Матаев. - Опубл. 30.07.1994. - Изобретения. - 1994. - №14. - С. 121.3. Patent No. 2017167 (Russia), IPC G01S 13/58. Detector-meter of Doppler signals / D.I. Popov, S.V. Gerasimov and E.N. Mataev. - Publ. 07/30/1994. - Inventions. - 1994. - No. 14. - S. 121.

Claims (1)

Вычислитель скорости движущихся объектов, содержащий блок задержки, блок комплексного сопряжения, блок комплексного умножения, блок усреднения, блок вычисления фазы, умножитель, ключ, блок вычисления модуля, первый блок памяти, блок управления, пороговый блок, второй блок памяти и синхрогенератор, при этом выходы блока задержки соединены с входами блока комплексного сопряжения, выходы которого соединены с первыми входами блока комплексного умножения, вторые входы которого объединены с входами блока задержки, выход первого блока памяти соединен с первым входом умножителя, выход которого соединен с входом ключа, выход порогового блока соединен с управляющим входом ключа, первый вход порогового блока соединен с выходом второго блока памяти, выход синхрогенератора соединен с синхровходами блока задержки, блока комплексного сопряжения, блока комплексного умножения, блока усреднения, блока вычисления фазы, умножителя, ключа, блока вычисления модуля, первого и второго блоков памяти и порогового блока, отличающийся тем, что введены первый и второй двухканальные ключи, дополнительный блок усреднения, дополнительный блок задержки, дополнительный блок вычисления модуля, дополнительный блок комплексного сопряжения, дополнительный блок комплексного умножения и сумматор, при этом выходы блока комплексного умножения соединены с объединенными входами первого и второго двухканальных ключей, управляющие входы которых соединены соответственно с первым и вторым выходами блока управления, выходы первого двухканального ключа соединены с входами блока усреднения, выходы которого соединены с входами дополнительного блока задержки, выходы второго двухканального ключа соединены с входами дополнительного блока усреднения, выходы которого соединены с объединенными входами дополнительного блока вычисления модуля и дополнительного блока комплексного сопряжения, выходы дополнительного блока задержки соединены с объединеннымиA moving object speed calculator comprising a delay unit, a complex conjugation unit, a complex multiplication unit, an averaging unit, a phase calculation unit, a multiplier, a key, a module calculation unit, a first memory unit, a control unit, a threshold unit, a second memory unit and a clock generator, wherein the outputs of the delay unit are connected to the inputs of the complex conjugation unit, the outputs of which are connected to the first inputs of the complex multiplication unit, the second inputs of which are combined with the inputs of the delay unit, the output of the first memory unit connected to the first input of the multiplier, the output of which is connected to the key input, the output of the threshold block is connected to the control input of the key, the first input of the threshold block is connected to the output of the second memory block, the output of the sync generator is connected to the sync inputs of the delay block, complex conjugation block, complex multiplication block, block averaging, phase calculation unit, multiplier, key, module calculation unit, first and second memory blocks and threshold block, characterized in that the first and second two-channel keys are entered, in addition The unit averaging unit, the additional delay unit, the additional unit for calculating the module, the additional unit for complex conjugation, the additional unit for complex multiplication and the adder, while the outputs of the unit for complex multiplication are connected to the combined inputs of the first and second two-channel keys, the control inputs of which are connected respectively to the first and second the outputs of the control unit, the outputs of the first two-channel key are connected to the inputs of the averaging unit, the outputs of which are connected to the inputs of an additional delay unit, the outputs of the second two-channel key are connected to the inputs of the additional averaging unit, the outputs of which are connected to the combined inputs of the additional unit for calculating the module and the additional complex interface unit, the outputs of the additional delay unit are connected to the combined входами блока вычисления модуля и первыми входами дополнительного блока комплексного умножения, вторые входы которого соединены с выходами дополнительного блока комплексного сопряжения, выходы блока вычисления модуля и дополнительного блока вычисления модуля соединены соответственно с первым и вторым входами сумматора, выход которого соединен со вторым входом порогового блока, выходы дополнительного блока комплексного умножения соединены с входами блока вычисления фазы, выход которого соединен со вторым входом умножителя, выход синхрогенератора соединен с синхровходами первого и второго двухканальных ключей, дополнительного блока усреднения, дополнительного блока задержки, дополнительного блока вычисления модуля, дополнительного блока комплексного сопряжения, дополнительного блока комплексного умножения и сумматора, причем входами вычислителя скорости движущихся объектов являются входы блока задержки, а первым и вторым выходами - соответственно выходы ключа и порогового блока.
Figure 00000001
the inputs of the module calculation unit and the first inputs of the additional complex multiplication unit, the second inputs of which are connected to the outputs of the additional complex conjugation unit, the outputs of the module calculation unit and the additional module calculation unit are connected respectively to the first and second inputs of the adder, the output of which is connected to the second input of the threshold block, the outputs of the additional complex multiplication unit are connected to the inputs of the phase calculation unit, the output of which is connected to the second input of the multiplier, the output with The generator is connected to the sync inputs of the first and second two-channel keys, an additional averaging unit, an additional delay unit, an additional module calculation unit, an additional complex conjugation unit, an additional complex multiplication unit and an adder, the inputs of the speed calculator of moving objects being the inputs of the delay unit, and the first and second outputs - respectively, the outputs of the key and threshold block.
Figure 00000001
RU2014149442/08U 2014-12-08 2014-12-08 MOVING OBJECT SPEED CALCULATOR RU154313U1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2014149442/08U RU154313U1 (en) 2014-12-08 2014-12-08 MOVING OBJECT SPEED CALCULATOR

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2014149442/08U RU154313U1 (en) 2014-12-08 2014-12-08 MOVING OBJECT SPEED CALCULATOR

Publications (1)

Publication Number Publication Date
RU154313U1 true RU154313U1 (en) 2015-08-20

Family

ID=53880307

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2014149442/08U RU154313U1 (en) 2014-12-08 2014-12-08 MOVING OBJECT SPEED CALCULATOR

Country Status (1)

Country Link
RU (1) RU154313U1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2613037C1 (en) * 2015-11-24 2017-03-14 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Рязанский государственный радиотехнический университет" Calculator of range rate of moving object
RU182320U1 (en) * 2018-02-13 2018-08-14 Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет" COMPUTER FOR ADAPTIVE INTERFERENCE OF INTERFERENCE
RU184345U1 (en) * 2018-02-13 2018-10-22 Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет" CALCULATOR FOR ADAPTIVE INTERFERENCE REMOVAL

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2613037C1 (en) * 2015-11-24 2017-03-14 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Рязанский государственный радиотехнический университет" Calculator of range rate of moving object
RU182320U1 (en) * 2018-02-13 2018-08-14 Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет" COMPUTER FOR ADAPTIVE INTERFERENCE OF INTERFERENCE
RU184345U1 (en) * 2018-02-13 2018-10-22 Федеральное государственное бюджетное образовательное учреждение высшего образования "Рязанский государственный радиотехнический университет" CALCULATOR FOR ADAPTIVE INTERFERENCE REMOVAL

Similar Documents

Publication Publication Date Title
RU2628904C1 (en) Computer for improvement of interference
RU2507536C1 (en) Coherent pulsed signal measuring detector
RU2560130C1 (en) Pulsed radio signal detection and measurement device
RU2642418C1 (en) Interference reject filter
RU2634190C1 (en) Interference rejecting counter
RU154313U1 (en) MOVING OBJECT SPEED CALCULATOR
RU2674468C1 (en) Interference rejection filter
RU173289U1 (en) INTERFERENCE COMPRESSION DEVICE
RU157108U1 (en) PASSIVE INTERFERENCE PHASE COMPENSATION DEVICE
RU2582877C1 (en) Adaptive compensator of passive interference phase
RU2629642C1 (en) Doppler speed calculator of object movement
RU149732U1 (en) PHASOMETER OF COHERENT RADIO PULSES
RU2546988C1 (en) Pulsed radio signal detector-measuring device
RU161877U1 (en) COAGER RADIO SIGNAL DETECTOR-METER
RU146461U1 (en) RADIO-PULSE SIGNAL PROCESSING DEVICE
RU166743U1 (en) OBJECT RADIAL SPEED COMPUTER
RU150201U1 (en) RADIAL SPEED MEASURER
RU161582U1 (en) MOBILE OBJECT SPEED CALCULATOR
RU2613037C1 (en) Calculator of range rate of moving object
RU2600111C1 (en) Detecting and measuring device of coherent pulsed radio signals
RU2547159C1 (en) Phase indicator of radio pulse signals
RU2634191C1 (en) Interference rejection counter
RU146730U1 (en) DEVICE FOR DETECTION-MEASUREMENT OF COGER-PULSE SIGNALS
RU160677U1 (en) PHASOMETER OF COHERENT RADIO SIGNALS
RU2629710C1 (en) Phase meter of coherent non-equidistant pulses

Legal Events

Date Code Title Description
MM1K Utility model has become invalid (non-payment of fees)

Effective date: 20151011