PT116602B

PT116602B - Porta lógica de fredkin e c-not externamente clássica baseada em dinâmica quântica reversível composta por pontos quânticos de um nível, respectivo somador completo e método de operação do mesmo

Info

Publication number: PT116602B
Application number: PT116602A
Authority: PT
Inventors: Omar Yasser; Tavares Da Costa Junior António; Bose Sougato; Moutinho João; Pezzutto Marco
Original assignee: Inst Superior Tecnico; Inst De Telecomunicacoes
Priority date: 2020-07-24
Filing date: 2020-07-24
Publication date: 2024-01-26
Also published as: WO2022019792A1; PT116602A

Abstract

PORTA LÓGICA DE FREDKIN EXTERNAMENTE CLÁSSICA E RESPETIVO MÉTODO DE OPERAÇÃO, BASEADA EM DINÂMICA QUÂNTICA REVERSÍVEL COMPOSTA POR: UM PONTO QUÂNTICO DE CONTROLO (QD0), UM PRIMEIRO PONTO QUÂNTICO ALVO (QD1) E UM SEGUNDO PONTO QUÂNTICO ALVO (QD2), E UM CIRCUITO CONFIGURADO PARA: APLICAR UMA VOLTAGEM A UM PRIMEIRO CONTACTO DE CONTROLO (B1) PARA IMPEDIR O ACOPLAMENTO DE TÚNEL ENTRE O PONTO QUÂNTICO DE CONTROLO E O PRIMEIRO PONTO QUÂNTICO ALVO; APLICAR UMA VOLTAGEM A UM SEGUNDO CONTACTO DE CONTROLO (B2) PARA ATIVAR O ACOPLAMENTO DE TÚNEL ENTRE O PRIMEIRO PONTO QUÂNTICO ALVO E O SEGUNDO PONTO QUÂNTICO ALVO; APLICAR UMA VOLTAGEM AOS CONTACTOS DE NIVELAMENTO (E1, E2) PARA IGUALAR OS NÍVEIS ENERGÉTICOS E PERMITIR O TUNELAMENTO ENTRE O PRIMEIRO E O SEGUNDO PONTO QUÂNTICO ALVO SE E SÓ SE O PONTO QUÂNTICO DE CONTROLO ESTIVER NO ESTADO DE CARGA NULA. O DISPOSITIVO CONTÉM CONTACTOS DE SAÍDA (QPC0, QPC1, QPC2). ALÉM DISSO, UM SOMADOR COMPLETO EXTERNAMENTE CLÁSSICO COM VANTAGEM ENERGÉTICA FACE AOS DISPOSITIVOS EXISTENTES.

Description

DESCRIÇÃO

PORTA LÓGICA DE FREDKIN E C-NOT EXTERNAMENTE CLÁSSICA BASEADA EM DINÂMICA QUÂNTICA REVERSÍVEL COMPOSTA POR PONTOS QUÂNTICOS DE UM NÍVEL, RESPECTIVO SOMADOR COMPLETO E MÉTODO DE OPERAÇÃO DO MESMO

CAMPO TÉCNICO

[0001] A presente invenção refere-se a um dispositivo composto por três pontos quânticos que pode ser operado de acordo com um protocolo que implementa um somador completo, obtido através de uma sequência de cinco portas lógicas de Fredkín externamente clássicas. Um somador completo é um circuito básico para a adição de números binários que pode ser combinado para somar números de vários pontos (do inglês bíts) e constitui uma componente fundamental na base de qualquer arquitetura CPU atual.

ESTADO DA TÉCNICA

[0002] Qubíts (do inglês quantum bít) de carga e qubíts de spin baseados em pontos quânticos em semicondutores são uma das muitas plataformas atualmente exploradas para o processamento de informação quântica, e embora outras plataformas como qubíts supercondutores e iões confinados estejam num estágio de desenvolvimento tecnológico mais avançado, os pontos quânticos em semicondutores ainda têm um grande potencial para ser explorado.

[0003] O desenvolvimento de novas maneiras de implementar lógica quântica com pontos quânticos em semicondutores representa uma direção de investigação que por si só vale a pena explorar; o principal propósito deste trabalho, no entanto, vai para além disto: pretendemos explorar a ideia de implementar lógica quântica reversível para processamento de informação clássica com melhor eficiência energética e menor consumo de energia do que a lógica clássica executada com as tecnologias atuais. Esta ideia foi inicialmente proposta em (Antonio B, 2015), e é baseada no facto de que uma porta lógica reversível, como uma porta de Fredkín ou de Toffoli, poderá em princípio ser implementada como uma dissipação energética arbitrariamente baixa, visto que nenhum (qu)bít é automaticamente apagado e não há dissipação de energia devido ao princípio de Landauer (Mohammady Μ H, 2016), fornecendo ao mesmo tempo um bloco de construção básico para computação clássica universal.

[0004] Num circuito lógico clássico construído com base numa implementação quântica destas portas a dinâmica reversível e coerência quântica seriam apenas necessárias ao nível das portas lógicas individuais, sem haver necessidade de manter a coerência quântica ao longo de todo o processo computacional. Desta forma, este objetivo não é tão exigente como o de construir um computador quântico, mas poderá usufruir de todos os desenvolvimentos já feitos nessa direção.

[0005] Apresenta-se aqui uma breve visão geral do estado da técnica no que respeita a implementações existentes de lógica quântica focada em realizações baseadas em pontos quânticos em semicondutores. Um primeiro exemplo de lógica quântica universal baseada em pontos quânticos foi apresentada em (Randall J N, 1998), com o propósito de explorar dispositivos de poucos eletrões para reduzir as dimensões e o consumo energético dos dispositivos de processamento de informação. Esta invenção é fundamentalmente diferente no esquema da sua implementação, e não foi projetada para processar informação quântica.

[0006] Mais recentemente foram introduzidas ideias para novos paradigmas de hardware para computação clássica baseada em pontos quânticos com esquemas de autómatos celulares quânticos, como em (Dilabio G A, 2013). Novamente, não existe processamento de informação quântica neste dispositivo, e embora os autores proponham uma porta de Fredkin, a implementação é totalmente diferente da proposta na presente invenção. Em (Hollenberg L C L, 2002) foi apresentada uma implementação de um qubít de carga em pontos quânticos. A presente invenção difere deste trabalho pois na divulgação referida cada qubít é composto por um ponto quântico duplo e a informação é codificada na posição de eletrões em cada um dos pontos quânticos, e não no número de eletrões presentes num único ponto quântico, como no nosso caso. Além disso, os autores descrevem a operação do dispositivo de forma a executar várias portas lógicas quânticas de um e dois qubíts (por exemplo, C-NOT e C-PHASE) , em vez de uma porta lógica de três bíts como é o nosso caso.

[0007] O processamento de informação quântica com eletrões em pontos quânticos foi também extensamente explorado codificando a informação no grau de liberdade de spin do eletrão, sendo (Eriksson Μ A, 2002) um dos primeiros exemplos apresentados. Existem também propostas para implementações em pontos quânticos de outros paradigmas de computação como a têmpera quântica (do inglês, quantum annealíng) , como em (Wabnig J, 2016) . Além disso, esta proposta difere também da aqui apresentada pois a informação é codificada na localização de eletrões num sistema de pontos quânticos duplo.

[0008] A eficiência energética de dispositivos para processamento de informação clássica é medida em desempenho por Watt, o que dá a taxa de computação que um determinado dispositivo pode fornecer para cada Watts de energia consumido. As medidas de desempenho mais utilizadas são FLOPS (operações de ponto flutuante por segundo, do inglês floatíng poínt operations per second) e MIPS (milhões de instruções por segundo) . A potência também pode ser medida de várias formas: pode ser simplesmente a potência usada pelo hardware em si, ou incluir também qualquer potência adicional necessária para refrigeração, sistemas de controlo ou monitorização.

[0009] O estado da técnica em termos de eficiência energética de dispositivos clássicos de supercomputação é listado pelo projeto Top 500, que classifica os supercomputadores por eficiência de computação (Top 500, 2019). A medida de eficiência usada nesta classificação é a capacidade de resolver um conjunto de equações lineares A.x = b, usando uma matriz A densa e aleatória. Em novembro de 2018, o supercomputador maior eficiência energética é o Shoubu system B, com uma eficiência energética de 17604 GFLOPS/Watt.

[0010] O projeto Top 500 classifica também os supercomputadores apenas pelo seu desempenho bruto, independentemente da eficiência energética. Nesta classificação, à data de junho de 2020, o supercomputador com melhor desempenho do mundo é o Fugaku, localizado no RIKEN Center for Computatíonal Science (RCCS) em Kobe, Japão, com um resultado de 415,5 petaflops no Hígh Performance Linpack (HPL).

[0011] Um dos objetivos nesta divulgação é o de comparar a eficiência energética da presente invenção focada em computação clássica baseada em quantum com o estado da técnica de dispositivos de computação clássica. No entanto, sendo que o nosso sistema ainda se encontra limitado à adição de bíts individuais, não é possível avaliar a sua eficiência na solução de problemas de álgebra linear, tal como são resolvidos no projeto Top 500.

[0012] Como alternativa, a presente invenção compara os aspetos energéticos de uma realização do dispositivo somador completo com os mesmos valores dos somadores completos de dispositivos clássicos existentes no estado da técnica. Em (Shoba M, 2016), os autores propõem uma arquitetura alternativa para um somador completo com eficiência energética, baseado na lógica de Entrada de Difusão de Porta (GDI, do inglês, Gate Diffusion Input). A fim de comparar a eficiência energética do somador completo na divulgação referida com as eficiências das tecnologias existentes, os autores fornecem uma análise do estado da técnica de somadores completos clássicos, incluindo dispositivos baseados em lógica CMOS (Semicondutor de Metal-Óxido Complementar, do inglês Complementary Metal-OxideSemiconductor), em lógica baseada em Transístores de Passagem Complementar (CPL, do inglês Complímentary Pass Transístors), em lógica híbrida, e claro o seu próprio dispositivo baseado em lógica GDI. Os resultados das simulações indicam que a potência necessária para a execução de um somador completo de um bít fica entre 927,9 e 2680 nW. Um outro parâmetro de interesse é a velocidade de execução. No mesmo artigo, os autores comparam também os tempos de execução dos somadores completos nas diferentes arquiteturas, concluindo que estes variam entre 26,87 e 49,12 ps. Tendo em conta essas duas métricas, concluímos que o produto potência-atraso (do inglês, power-delay product ou PDP) , de um somador clássico fica entre 30,6 e 103,9xl0~¹⁸ J.

[0013] Para além das arquiteturas acima mencionadas, existem propostas de somadores completos baseados em spintrónica, nomeadamente em circuitos baseados em Junções-Túnel Magnéticas (MTJs, do inglês Magnetíc Tunnel Junctions) . Em 2016 surgiu uma proposta em (Roohi Arman, 2016) para um somador completo baseado em spintrónica com consumo de 13,64 pW e intervalo de execução de 269 ps. Isto corresponde a um produto power-delay de aproximadamente 3,7xl0~¹⁵ J. No entanto, como foi sublinhado em (Zhang, 2017), o custo energético da codificação de informação em MTJs é superior ao custo da execução do somador completo em si. Por isso, a menos que seja descoberta uma forma engenhosa que permita reduzir o número de operações de escrita ou a tecnologia seja mais desenvolvida, não há vantagem energética na utilização de dispositivos de spintrónica para operações aritméticas.

[0014] De uma forma semelhante, os memrístors, do inglês memory resistor, podem ser usados para construir circuitos aritméticos, e em particular somadores completos (Zhang, 2017), (Teimoory

Mehri, 2014), (Wang Xiaoping, 2016), (Alamgir Zahiruddin, 2016), sendo uma das razões principais para esta abordagem um menor custo energético, com simulações que indicam que pode ser na ordem de 1 pW (Alamgir Zahiruddin, 2016). A velocidade é também um fator de relevância no desenvolvimento de circuitos aritméticos baseados em memrístors, havendo previsões de que um somador completo baseado nesta tecnologia poderá ser executado em 1,3 ps (Alamgir Zahiruddin, 2016), resultando assim num produto power-delay de 1,3 X 10^-17 J.

[0015] Os autómatos celulares baseados em tecnologia de pontos quânticos (do inglês Quantum Dot Cellular Automata) foram propostos como alternativa viável para computação com alta eficiência energética (Imre Alexandra, 2006), (Amlani Islamshah, 1999), (Orlov A. O., 1997). Em particular, existem alguns projetos de somadores completos reversíveis baseados neste paradigma computacional (Taherkhani Elham, 2017), (Abedi Dariush, 2015). Simulações mostraram que o custo energético de um somador completo baseado nesta tecnologia seria cerca de 10~ ¹⁹ J. Contudo, todas estas propostas compreendem cerca de 50 células. Experimentalmente não foram demonstrados em sistemas com mais de 3 células, pelo que é seguro concluir que um somador completo baseado em autómatos celulares com pontos quânticos está longe de ser viável.

[0016] As redes neuronais, algoritmos inspirados no nosso conhecimento do funcionamento do cérebro, tiveram um impacto importante nos últimos anos (Haykin Simon S., 2009). Tipicamente, as redes neuronais são executadas em GPUs (do inglês Graphícal Processing Uníts) de última geração, no entanto, a possibilidade de desenvolver redes neuronais físicas está também a ser considerada. A engenharia neuromórfica é a área que estuda essas redes como alternativa à tradicional arquitetura computacional de von Neumann, tendo como motivação principal o menor consumo energético (Schuman C D., 2017). Várias tecnologias foram sugeridas como elementos base para as redes neuronais físicas, como os memristors, RAM condutora-ponte (do inglês conductive-bridging RAM, CBRAM), memórias de mudança de fase, spintrónica, transístores de porta flutuante e tecnologias de fotónica. Entre todas, os memristors tornaram-se na tecnologia mais popular, sendo que cerca de 70% dos trabalhos publicados na área são baseados nesta tecnologia (Schuman C D., 2017) . Uma linha de investigação mais convencional consiste em desenvolver circuitos baseados em CMOS e otimizados especificamente para a execução de redes neuronais, conhecidos como circuitos integrados de aplicação específica (ASICs, do inglês Application Specific Integrated Circuits). O consumo energético dessas redes expressa-se tipicamente em J/conexão. Por exemplo, o TrueNorth e o SpiNNaker, dois dos melhores sistemas ASIC para redes neuronais, têm um desempenho de 25 pj/ conexão e 10 nJ/ conexão respetivamente (S., 2016).

[0017] As redes neuronais físicas constituem um paradigma de computação completamente diferente do computador de von Neumann mais convencional. Estas redes não têm um CPU nem um ALU (do inglês, Arithmetic Logic Unit) , não sendo claro o que seria o equivalente a um somador completo numa rede neuronal. Por essa razão, uma comparação justa do consumo energético entre uma realização do somador completo nesta invenção e uma rede neuronal é muito difícil. No futuro será possível executar operações aritméticas mais complexas usando uma arquitetura baseada em pontos quânticos, tal como a aproximação de uma função real. Nesse caso poderemos então comparar o desempenho energético da tecnologia da presente invenção com uma rede neuronal usando um problema um problema de regressão idêntico.

[0018] Resumindo, na Tabela 1 é apresentada uma comparação entre os aspetos energéticos de dispositivos somadores completos implementados com as arquiteturas. Como se pode verificar, um PDP na ordem de 10^-17 J é possível.

[0019] Tabela 1. Comparação da potência necessária, tempo de execução e produto power-delay para (simulações de) diferentes arquiteturas clássicas de somadores completos. * indica que existem outros custos energéticos significativos que não estão a ser considerados, e.g., o custo de escrita de informação. ** indica que a viabilidade experimental não é clara.

Arquitetura	Potência (nW)	Tempo de Execução (ps)	Produto PowerDelay (xlO^-17 J)
Gate Diffusion Input	927,9	32,2	3, 0
CMOS	975, 6	46,2	4,5
Memristors	1000	1,3	1,3
Spintrónica*	0, 014	269	370
Autómato Celular de Pontos Quânticos**	-	-	0, 01

[0020] Bibliografia:

Abedi Dariush, G. J. (2015) . Coplanar full adder in quantumdot cellular automata via clock-zone-based crossover. IEEE transactions on nanotechnology 14.3, 497-504.

Alamgir Zahiruddin, e. a. (2016) . Flow-based computing on nanoscale crossbars: Design and implementation of full adders. 2016 IEEE International Symposium on Circuits and Systems (ISCAS). IEEE.

Amlani Islamshah, e. a. (1999) . Digital logic gate using quantum-dot cellular automata. Science 284.5412, 289-291.

Antonio B, R. J. (2015). Classical Computation by Quantum Bits. arXiv:1509.03420.

Dilabio G A, W. R. (2013). Atomistic Quantum Dots. Patent US2015006077A1.

Eriksson Μ A, F. M. (2002). Solid-state quantum dot devices and quantum computing using nanostructured logic gates. Patent US006597010B2.

Figgatt C, 0. A. (2018) . Parallel entangling operations on a universal ion trap quantum Computer. arXiv:1810.11948.

Haykin Simon S., e. a. (2009). Neural networks and learning machines. Vol. 3. Upper Saddle River: Pearson education.

Hensgens T., F. T. (2017) . Quantum simulation of a FermiHubbard model using a semiconductor quantum dot array. Nature, 548(7665), 70.

Hollenberg L C L, D. A. (2002) . Solid State charge qubit device. Patent US7732804B2.

House M. G., e. a. (2016). High-sensitivity charge detection with a single-lead quantum dot for scalable quantum computation. Physical Review Applied 6.4, 044016.

Imre Alexandra, e. a. (2006) . Majority logic gate for magnetic quantum-dot cellular automata. Science 311.5758, 205-208.

Johanning Μ, V. A. (2009) . Quantum simulations with cold trapped ions. Journal of Physics B: Atomic, Molecular and Optical Physics 42.15, 154009.

Li, H. O. (2015). Conditional rotation of two strongly coupled semiconductor charge qubits. Nature Communications, 6, 7681. Mohammady Μ Η, Μ. M. (2016). Minimising the heat dissipation of quantum Information erasure. New Journal of Physics, 18, 015011.

Orlov A. O., e. a. (1997) . Realization of a functional cell for quantum-dot cellular automata. Science 277.5328, 928-930. Randall J N, F. G. (1998). Universal quantum dot logic cell. Patent US005783840A.

Roohi Arman, R. Z. (2016) . A tuneable majority gate-based full adder using current-induced domain wall nanomagnets. IEEE Transactions on Magnetics} 52.8, 1-7.

S., F. (2016). Large-scale neuromorphic computing systems. Journal of neural engineering 13.5, 051001.

Schroer D, G. A. (2007). Electrostatically defined serial triple quantum dot charged with few electrons. Physical Review B 76, 07306.

Schuman CD., e. a. (2017) . A survey of neuromorphic computing and neural networks in hardware. arXiv:1705.06963.

Shoba M, a. R. (2016) . GDI based full adders for energy efficient arithmetic applications. Engineering Science and technology, an International journal} {\bf 19.1, 485-496.

Simmons C. B., T. M. (2009). Charge sensing and controllable tunnel coupling in a Si/SiGe double quantum dot. Nano letters, 9(9), 3234-3238.

Taherkhani Elham, Μ. H. (2017). Design of an ultra-efficient reversible full adder-subtractor in quantum-dot cellular automata. Optik 142, 557-563.

Teimoory Mehri, e. a. (2014). Optimized implementation of memristor-based full adder by material implication logic. 2014 21^st IEEE International Conference on Electronics, Circuits and Systems (ICECS).

Top 500, P. (2020). Top 500 Supercomputer Sites. https://www.top500.org/project/.

W, S. (2003). Computer organization and architecture: designing for performance. Pearson Education índia.

Wabnig J, N. A. (2016) . Method and apparatus for adiabatic quantum annealing. Patent GB2531517A.

Wang Xiaoping, e. a. (2016) . Memristor-based XOR gate for full adder. 2016 35^th Chinese Control Conference (CCC) . IEEE. Yu G. D., L. H. (2016). Nanotechnology, 27(32), 324003.

Zhang, K. X. (2017) . A design of high-performance full adder with memristors. 2017 IEEE 12^th International Conference on ASIC (ASICON).

[0021] Estes factos são divulgados de modo a ilustrar o problema técnico abordado pela presente invenção.

DESCRIÇÃO GERAL

[0022] A presente invenção diz respeito a um dispositivo composto por pontos quânticos que, através de dinâmica quântica reversível, implementa uma porta lógica Fredkín com dois bíts alvo e um bít de controlo, com três pontos quânticos únicos (QDO, QD1, QD2) correspondentes aos referidos bíts, que operam de acordo com uma dinâmica quântica reversível. A porta lógica Fredkín é composta por três bíts (dois alvos, um controlo) que estão associados a três pontos quânticos de um nível. Os estados lógicos são codificados pelos estados de carga dos pontos quânticos. Ocupação dupla está associada com o estado lógico |0) e o estado de carga nula está associado ao estado lógico |1).

[0023] Apresenta-se uma invenção para a implementação de uma porta lógica de Fredkín para processar informação clássica, baseada na dinâmica quântica reversível de um sistema de três pontos quânticos. Mostra-se como construir um circuito que realiza um somador clássico completo empregando-se esta porta lógica de Fredkín. A invenção não depende de ajuste fino de parâmetros e pode ser implementada em qualquer das arquiteturas de pontos quânticos existentes. Mostra-se que o desempenho da porta lógica não é afetado pelo ruído electroestático, seja quase-estático ou de alta frequência. Comparam-se também estimativas da energia necessária para operar o somador completo divulgado com algumas implementações clássicas conhecidas e mostra-se que a presente invenção pode apresentar consistentemente melhor eficiência energética.

[0024] Apresenta-se uma porta lógica de Fredkín externamente clássica baseada em dinâmica quântica reversível, que compreende: três pontos quânticos de um nível único (QDO, QD1 e QD2) para representar um estado lógico da porta Fredkín como estado de carga dos pontos quânticos, estando cada estado associado a um bít de controlo, um primeiro bít alvo e um segundo bít alvo do estado lógico da porta Fredkín, sendo um ponto quântico para o bit de controlo (QDO), um ponto quântico para o primeiro bit alvo (QD1) e um ponto quântico para o segundo bít alvo (QD2), respetivamente, de forma que, para cada ponto quântico, a presença de dois eletrões representa o estado lógico 0 e a ausência de eletrões representa o estado lógico 1; pelo menos um contacto de medida (QPC1 ou QPC2) para medir o estado de carga de um dos pontos quânticos associados aos bits alvo (QD1 ou QD2); três contactos de nivelamento (EO, El, E2) cada um para alterar a energia dos estados de carga de cada ponto quântico (QDO, QD1 e QD2), respetivamente; um primeiro contacto de controlo (Bl) para controlar o acoplamento de túnel entre o ponto quântico associado ao bit de controlo (QDO) e o ponto quântico associado ao primeiro bít alvo (QD1); e um segundo contacto de controlo (B2) para controlar o acoplamento de túnel entre o ponto quântico associado ao primeiro bít alvo (QD1) e o ponto quântico associado ao segundo bit alvo (QD2) ; e um circuito configurado para: aplicar uma voltagem ao primeiro contacto de controlo (Bl) para impedir o acoplamento de túnel entre o ponto quântico associado ao bit de controlo (QDO) e o ponto quântico associado ao primeiro bit alvo (QD1); aplicar uma voltagem ao segundo contacto de controlo (B2) para estabelecer o acoplamento de túnel entre o ponto quântico associado ao primeiro bit alvo (QD1) e o ponto quântico associado ao segundo bit alvo (QD2); aplicar uma voltagem aos contactos de nivelamento (El, E2) dos pontos quânticos associados ao primeiro bit alvo (QD1) e ao segundo bit alvo (QD2), respetivamente, para alinhar os níveis de energia e permitir tunelamento entre o ponto quântico do primeiro bit alvo (QD1) e o ponto quântico associado ao segundo bit alvo (QD2) se e só se o ponto quântico associado ao bit de controlo (QDO) se encontrar no estado de carga zero.

[0025] A presente invenção inclui o uso de dinâmica quântica reversível para processamento clássico de informação, o que é vantajoso para melhor eficiência energética.

[0026] Numa realização, o circuito é adicionalmente configurado para aplicar uma voltagem ao segundo contacto de controlo (B2) para: permitir tunelamento entre o ponto quântico associado ao primeiro bít alvo (QD1) e o ponto quântico associado ao segundo bít alvo (QD2) quando a entrada de relógio é ativada, sujeito ao acoplamento capacitivo causado pela carga elétrica eventualmente presente no ponto quântico associado ao bít de controlo (QDO); desativar o tunelamento entre o ponto quântico associado ao primeiro bít alvo (QD1) e o ponto quântico associado ao segundo bít alvo (QD2) quando a entrada de relógio é desativada, independentemente do acoplamento capacitivo causado pela carga elétrica eventualmente presente no ponto quântico associado ao bít de controlo (QDO).

[0027] Numa realização, o circuito é adicionalmente configurado para inicializar um estado lógico da porta Fredkín através da manipulação dos níveis de energia de cada ponto quântico (QDO, QD1 e QD2) através dos três contactos de nivelamento (E0, EI e E2) .

[0028] Numa realização, o circuito é adicionalmente configurado para manter alinhados os níveis de energia dos dois pontos quânticos associados aos bíts alvo através do ajuste das voltagens aplicadas aos respetivos contactos de nivelamento (El, E2) após a inicialização de um estado lógico.

[0029] Numa realização, o dispositivo compreende um bít de controlo, um primeiro bít alvo e um segundo bít alvo, cada um ligado aos três contactos de nivelamento (E0, El, E2), respetivamente.

[0030] Numa realização, o dispositivo compreende três contactos de medida (QPC0, QPC1, QPC2), cada um destinado a medir o estado de carga em cada um dos pontos quânticos associados ao bít de controlo, primeiro bít alvo e segundo bít alvo (QDO, QDO e QD2) e compreendendo saídas digitais correspondentes a um bít de controlo, um primeiro bít alvo e um segundo bít alvo, cada uma ligada aos três contactos de medida (QPCO, QPC1, QPC2), respetivamente.

[0031] Descreve-se também um dispositivo baseado em dinâmica quântica reversível que implementa uma porta inversora controlada (C-NOT, do inglês controlled NOT) externamente clássico, compreendendo o dispositivo que implementa a porta Fredkín de acordo com as realizações apresentadas, nas quais o circuito é adicionalmente configurado para inicializar um estado lógico da porta C-NOT através do ajuste do terceiro contacto de nivelamento (E2) com o estado lógico oposto ao do segundo contacto de nivelamento (El).

[0032] Descreve-se também um dispositivo somador completo externamente clássico baseado em dinâmica quântica reversível, destinado a somar entradas digitais clássicas p, q e r para obter como saídas digitais um bít de paridade e um de resto (do inglês, paríty e carry, respetivamente), compreendendo cinco dispositivos porta de Fredkín (Fig. 4 1-5) de acordo com qualquer uma das realizações apresentadas, no qual os dispositivos porta de Fredkín estão conectados de acordo com o circuito representado esquematicamente na Fig. 4A.

[0033] Numa realização, o dispositivo somador completo baseado em dinâmica quântica reversível destinado a somar entradas digitais clássicas p, q e r para obter como saídas digitais um bít paríty e um bít carry, compreende apenas um dispositivo porta de Fredkín de acordo com qualquer uma das realizações apresentadas e circuitos de conexão configurados para executar o dispositivo porta de Fredkín em sequência, de acordo com os passos representados na Fig. 4B.

[0034] Numa realização, o acoplamento de túnel é ajustável através de uma combinação de voltagens aplicadas aos contactos de controlo (B0 e Bl) e das distâncias entre pontos quânticos vizinhos (QD0, QD1, QD2).

[0035] Numa realização, o estado de carga de dois eletrões é composto por dois eletrões com spins opostos.

[0036] Descreve-se também um método para operar um dispositivo porta de Fredkin de acordo com qualquer uma das realizações apresentadas com o intuito de somar entradas digitais p, q e r para obter como saídas digitais um bit parity e um bit carry, o método compreende os seguintes passos: aplicação de uma voltagem ao primeiro contacto de controlo (Bl) para impedir o acoplamento de túnel entre o ponto quântico associado ao bit de controlo (QDO) e o ponto quântico associado ao primeiro bit alvo (QD1); inicialização dos bits de controlo, primeiro bit alvo e segundo bit alvo com os valores p, 0 e 1, respetivamente, e ativação da porta Fredkin durante o tempo necessário para a sua conclusão, que compreende: aplicar uma voltagem ao segundo contacto de controlo (B2) para ativar o acoplamento de túnel entre o ponto quântico associado ao primeiro bit alvo (QD1) e o ponto quântico associado ao segundo bit alvo (QD2); aplicar uma voltagem aos dois contactos de nivelamento (El, E2) para fazer coincidir os níveis energéticos e permitir tunelamento entre os pontos quânticos associados ao primeiro e ao segundo bit alvo se e só se o ponto quântico associado ao bit de controlo (QDO) estiver no estado de carga zero; e esperar por um tempo ou, se existir, ativar a entrada de relógio por um tempo, necessário para que o estado do ponto quântico associado ao primeiro bit alvo (QD1) seja trocado com o estado do ponto quântico associado ao segundo bit alvo (QD2); inicializar q no bit de controlo e ativar a porta de Fredkin; inicializar r no bit de controlo e ativar a porta Fredkin; aplicar uma voltagem ao primeiro contacto de controlo (Bl) para estabelecer acoplamento de túnel entre o ponto quântico associado ao bit de controlo (QDO) e o ponto quântico associado ao primeiro bit alvo (QD1), e aplicar uma voltagem ao segundo contacto de controlo (B2) para suprimir o acoplamento de túnel entre o ponto quântico associado ao primeiro bit alvo (QDl)e o ponto quântico associado ao segundo bit alvo (QD2), enquanto também, se a entrada digital r for zero, aplicar uma voltagem ao contacto de nivelamento (EO) para atuar sobre o ponto quântico associado ao bít de controlo para compensar o acoplamento capacitivo entre QD1 e QD2 e permitir a troca dos estados de carga de QDO e QD1; ativar a porta Fredkín e obter do ponto quântico associado ao bít de controlo (QDO) a saída digital referente ao bít paríty; inicializar o bít de controlo com o valor q, ativar a porta Fredkín e obter do ponto quântico associado ao primeiro bít alvo (QD1) a saída digital referente ao bít carry.

[0037] A invenção é vantajosa por fornecer um dispositivo porta lógica de Fredkín baseado em dinâmica quântica reversível com custo energético de 10 meV (correspondente a 1,6 x 10~²¹ J) , e tempo de operação da ordem de 80 ps.

[0038] A invenção é também vantajosa por fornecer um dispositivo somador completo externamente clássico baseado em dinâmica quântica reversível para somar entradas digitais clássicas p, q e r e obter como saídas digitais um bít paríty e um bít carry, compreendendo um dispositivo porta lógica de Fredkín, com custo energético da ordem de 40 meV (6,4xl0^-21 J) , e tempo de operação da ordem de 0,48 ns.

[0039] A porta lógica clássica pode ser definida como uma porta lógica não-quântica. Um ponto quântico de um nível é um ponto quântico projetado para receber um de dois estados: com carga ou sem carga. Dupla ocupação significa uma carga total igual à de dois eletrões. De acordo com a invenção, um estado de carga de dois eletrões representa o estado lógico 0 e o estado de carga zero representa o estado lógico 1. De acordo com a invenção, os pontos quânticos estão ordenados contiguamente como um ponto quântico associado ao bít de controlo (QDO), um ponto quântico associado ao primeiro bít alvo (QD1) e um ponto quântico associado ao segundo bít alvo (QD2).

BREVE DESCRIÇÃO DAS FIGURAS

[0040] As figuras seguintes fornecem realizações preferenciais para ilustrar a descrição e não devem ser vistas como limitativas da abrangência da divulgação.

[0041] A Figura 1 representa a evolução das probabilidades em função do tempo quando o bít de controlo é definido como 1. Escolhemos Γ ~ 66//eV, [/ = 20Γ, V = 10 Γ. A linha a tracejado curto é a probabilidade de execução da porta (troca completa). A linha sólida é a probabilidade de obter estados fora do subespaço lógico. Apenas os estados lógicos estão representados na legenda. Dado o valor de Γ o tempo de execução da porta é de aproximadamente 80 ps.

[0042] A Figura 2 representa a evolução das probabilidades em função do tempo quando o bít de controlo é inicializado a 0. Escolhemos Γ ~ 66//eV, [/ = 20Γ, V = 10 Γ. A linha a tracejado curto é a probabilidade de permanência no estado inicial.

[0043] A Figura 3 representa no painel a) a mudança na probabilidade de sucesso da porta lógica devido ao ruído de alta frequência com amplitudes 0,005 Γ, 0,01 Γ e 0,02 Γ, em média ao longo de 1000 simulações da execução da porta. No painel b) está representado o desvio padrão da mudança na probabilidade de sucesso para os mesmos casos. Os parâmetros da porta foram U = 20 Γ e V = 10 Γ. As linhas a tracejado indicam o tempo necessário para a execução da porta.

[0044] A Figura 4 representa um somador completo de um bít realizado por uma sequência de cinco portas de Fredkín. Soma três bits: p, q e r, e obtém dois bíts de paríty e carry. A Fig. 4A representa cinco portas de Fredkín ligadas sucessivamente, e equivalentemente, a Fig. 4B representa uma única porta de Fredkín operada em cinco passos sucessivos.

[0045] A Figura 5 representa o passo de dinâmica auxiliar de troca de estados entre o QD0 e o QD1 para o estado inicial |0, , 0). Visto que r = 0, o potencial local do QDO foi aumentado para e₀ = 2V, igualando assim o nível energético com o QD1 devido ao acoplamento capacitivo de QD2, e assim permitir que a dinâmica ocorra.

[0046] A Figura 6 representa um esquema proposto para uma implementação experimental da porta de Fredkín divulgada com pontos quânticos semicondutores num substrato de GaAs/AlGaAs. Os pontos quânticos são definidos por voltagens aplicadas aos contactos de TiSi. Voltagens aplicadas aos contactos E0, EI e E2 controlam os potenciais locais de cada bít; voltagens aplicadas aos contactos BI e B2 regulam o acoplamento de túnel entre os pontos quânticos; os três pontos de contacto quânticos QPCO, QPC1 e QPC2 são usados para medir o estado de carga em cada um dos pontos quânticos. Veja o texto para uma descrição mais detalhada da operação do dispositivo.

DESCRIÇÃO DETALHADA

[0047] A presente invenção compreende um dispositivo de pontos quânticos baseado em dinâmica quântica reversível compreendendo uma porta lógica clássica de Fredkín de um bít de controlo e dois bíts alvo, com três pontos quânticos únicos correspondente a cada bít (QDO, QD1, e QD2) ; um operador quântico para inicializar um estado lógico da porta; uma voltagem de porta para aplicar voltagem a QDO e permitir a troca de estados entre os dois pontos quânticos alvo (QD1 e QD2); em que o acoplamento de túnel finito entre QD1 e QD2 é regulado.

[0048] A porta lógica de Fredkín é composta por três bíts (dois alvos, um controlo), que são associados a três pontos quânticos de um nível. Os estados lógicos são codificados nos estados de carga dos pontos quânticos. Dupla ocupação (dois eletrões) é associada com o estado lógico | 0) e ocupação nula é associada com o estado lógico |1). Note-se que não estamos a descrever um qubít visto que para este sistema operar numa sobreposição de | 0) e |1) seria necessário preparar uma sobreposição de dois estados quânticos com cargas diferentes, o que viola os princípios de supersimetria. Estamos simplesmente a codificar estados de lógica clássica em estados quânticos. A motivação para esta invenção é processar informação clássica, que não acomodam sobreposições de estados lógicos. No que se segue iremos referir ao ponto quântico associado ao bít de controlo usando o número 0. Os pontos quânticos associados aos bíts alvo serão referenciados com os números 1 e 2. A base computacional para cada bit é, então, |0) = 4410) (1) = |0) (1) onde |0) representa um QD (ponto quântico) vazio, e cria um eletrão com spin o. Existem dois estados que não pertencem à base computacional, nomeadamente á|0> e Ú|0). Este fator poderia, em princípio, levar a erros de vazamento (do inglês leakage errors), mas como iremos ver é possível desenhar a dinâmica do sistema de tal forma que este tipo de erros é insignificante.

[0049] Para obter uma versão ideal da porta de Fredkín procuramos um Hamiltoniano que implemente as seguintes evoluções temporais:

y(r’) |O)_o |&)₂ = |O)_o |a)j |ò)₂, U(t*) Wo I“)1 l⁶b = Wo l⁶>i l^a>2 >

(2) onde a,bE{0,l}. Desde o instante em que o estado inicial da porta lógica é preparado (τ = 0) até ao instante da conclusão da porta lógica (t*) gostaríamos de usar um Hamiltoniano independente do tempo. No instante τ* um campo adicional terá de ser aplicado ao sistema para o congelar no estado desejado.

[0050] Note-se que o bít de controlo não tem dinâmica, independentemente do estado inicial da porta. O QD associado a este bít deve ser acoplado apenas capacitivamente aos QDs alvo. Quando o bít de controlo é definido como 1 os estados de QD1 e

QD2 trocam. Desta forma, há um acoplamento de túnel entre QD1 e QD2. Com a escolha de codificação de estados lógicos divulgada a ocupação total N_t dos pontos quânticos alvo é igual a 0, 2 ou 4 eletrões. Para N_t = 0 ou N_t = 4 a dinâmica é trivial, conforme imposta pelas regras lógica da porta, para qualquer Hamiltoniano onde QD1 tem um acoplamento de túnel apenas a QD2. Para investigar a dinâmica para N_t = 2 devemos especificar o Hamiltoniano. Escolhemos a forma geral

77κ — + ^cie J + VOwnitf.» + Η/Κρύΐ}., (3) Ισ ff σσ' l onde £ι é a energia de partícula única do QD I, Γόο acoplamento de túnel entre os QDs 1 e 2, Ui é a energia de carregamento de QD l e V é o acoplamento capacitivo entre os QDs vizinhos mais próximos. Também definimos os operadores número de eletrões η_ίσ = c^c^. Quando a porta é inicializada, apenas estados com componente = S? + Sf = 0 são preenchidos. Como o Hamiltoniano da Equação 3 comuta com , só precisamos de investigar a dinâmica dentro do subespaço = 0. Além disso, os dois subespaços H_q, q = 0,1, caracterizados por os estados computacionais distintos do QD de controlo não estarem acoplados por Hf , e as suas dinâmicas poderem ser analisadas independentemente.

[0051] Escolhemos os 1-2 Γ como unidade de energia. Escolhemos também h = 1 para o momento, de forma que o tempo é medido em unidades de Γ^-1. A literatura experimental sobre QDs de semicondutores (Simmons C. B., 2009) indica que é razoável considerar U — 20Γ e V — 10 Γ. Além disso, desenvolvimentos experimentais recentes têm demonstrado que é possível ajustar os parâmetros de conjuntos de pontos quânticos para fins específicos (Yu G. D., 2016), (Hensgens T., 2017) . Tipicamente, a energia de carregamento U pode ser controlada pelo tamanho do ponto quântico, e o acoplamento capacitivo V e o acoplamento de tunelamento pode ser controlado por uma combinação entre tensões nos contactos entre cada ponto quântico e a distância entre pontos quânticos. As energias de um eletrão único podem ser ajustadas através das tensões.

[0052] Analisaremos agora a dinâmica no subespaço Hi. Assumimos que as energias de partícula única são idênticas para os dois QDs alvo, Ei = ε₂ ⁼ θ · Se prepararmos o estado conjunto dos QDs alvo em |-<Χ0)) = 4,4 JO) = p)^ (4) este evoluirá para a sobreposição =Aot) |1), ® 10)2 + /01 (t) |0) j ® |% +

[0053] Todos os coeficientes são funções oscilatórias do tempo, conforme pode ser visto na Figura 1, /₀₁ e /j₀ possuem duas componentes harmónicas sobrepostas com frequências distintas, = /16 + (σ - V)², (6)

[0054] A porta é executada idealmente quando l/oil^{2 =} l· Esta condição é satisfeita apenas no instante em que a componente mais lenta de /₀₁(t) atinge seu valor máximo, ou seja, no instante t* = No caso geral os máximos das componentes harmónicas de frequência mais alta Ωι e Ω2 não acontecem exatamente no mesmo instante, impedindo que a taxa de sucesso da porta seja ideal. No entanto, para U » V, (como é o caso nos dispositivos de QDs reais), há sempre máximos de alta frequência próximos o suficiente de t* para permitir ||/oi(t*)l²-i|^io-³.

[0055] Conforme referido anteriormente, a dinâmica determinada Hr leva ao surgimento de componentes em 1^(0) que não pertencem à base computacional. Estas poderiam, em principio, resultar em erros de vazamento, que podem ser avaliados através \f_L^\². É possível demonstrar, no entanto, que se os QDs alvo são idênticos,

2(1 — cosQií) (9)

[0056] Mais uma vez, para U » V, a amplitude de IA(t)l² é pequena e seus mínimos são suficientemente próximos uns dos outros, de tal forma que IA(tOI² - o, como pode ser visto na Figura 1, para U =20 e V = 10. Com os parâmetros escolhidos a porta é concluída em aproximadamente 80 ps.

[0057] Se escolhermos agora a = 1 e b = 0, e inicializarmos o bít de controlo no estado computacional 0, as soluções analíticas da dinâmica são muito longas para serem uteis. No entanto, os resultados numéricos, como aquele apresentado na Figura 2, mostram que a probabilidade de encontrar o sistema no estado inicial oscila levemente abaixo de 1. Para valores de parâmetros representativos de QDs de semicondutores reais, esta probabilidade é sempre maior do que 0,99.

[0058] Consideramos agora os efeitos do ruído de baixa frequência (quase-estático), sobre o desempenho da porta. O ruído quaseestático é provocado por flutuações eletrostáticas que são suficientemente lentas para ser consideradas aproximadamente constantes durante uma única operação da porta. Incorporamos isto no nosso modelo através das energias de partícula única variam de uma operação completa da porta para outra. Concluímos numericamente que a probabilidade de operação da porta no caso em que o bít de controle tem valor 1 depende de conforme ει Γ onde

Λ- Ο

Λ = Q [ ——— I + ρ, |/₀ —1|^10^-3, α « 0,12, e ~ 0,25. Assumindo que são variáveis gaussianas aleatórias independentes com média zero e {ε^) = a² , a média de p é dada pela expressão (p) = /ο ~ 2Λ

+ 8Λ²

[0059] Para obter uma estimativa aproximada dos efeitos do ruído quase-estático podemos adotar as seguintes relações, que são típicas de pontos quânticos definidos em semicondutores, | - 20, ~ - 10, ~ ~ 0.01=^ (p)— po 4.6 x 10”².

[0060] Também consideramos a possibilidade de que existam flutuações eletrostáticas que modifiquem as energias de partícula única durante uma operação completa da porta. Modelámos essas flutuações como sobreposição de um ruído gaussiano aos potenciais do QD, onde Xi(t) são variáveis aleatórias gaussianas independentes, que assumimos que têm distribuições idênticas. A evolução temporal é agora determinada por um sistema de equações diferenciais estocásticas, que precisa ser obtida numericamente.

[0061] Usamos os mesmos valores dos parâmetros já utilizados anteriormente para avaliar o efeito do ruído quase-estático: U = 20 Γ, 7=10Γ, Ύ = 0,01Γ W(0,l), onde A(0,1) é uma variável aleatória gaussiana de média zero e variância igual a 1. Após calcular a média sobre mais de 1000 realizações da porta, encontramos que a variação da probabilidade de sucesso da porta é ligeiramente superior a 10~³, e seu desvio padrão é da mesma ordem de grandeza, como se vê na Figura 3.

[0062] Anteriormente, foi descrito em detalhe como implementar uma porta lógica de Fredkín. Uma implementação física da porta de Fredkín, pode na verdade ser usada para outras operações lógicas. Um exemplo simples é a porta de SWAP, uma porta de 2bíts que simplesmente requer que o bít de controlo da porta de Fredkín seja inicializado como 11). A porta C-NOT é também outro exemplo de uma porta lógica de 2-bíts que é frequentemente utilizada como plataforma de referência para implementar muitas arquiteturas de computação quântica. Usando uma porta de Fredkín, existem quatro transições que implementam diretamente uma porta C-NOT clássica, |001> -d |001) |010) -4 (010} |101> ^ (110)

[0063] A codificação lógica necessária é considerar os dois estados alvo da porta de Fredkín para codificar o estado alvo da porta C-NOT: |0)cnot = Ιθΐ) ^e |1)cnot = |1θ) ·

[0064] Para demonstrar a vantagem energética da utilização de portas lógicas baseadas em dinâmica quântica reversível para computação clássica, analisamos agora o funcionamento de um somador completo construído a partir de uma sequência de cinco portas Fredkín com base na arquitetura de pontos quânticos que apresentámos na anteriormente.

[0065] O somador completo é um circuito básico para adição de números binários que pode ser usado para adicionar números de muitos bíts quando implementado em cascata (Figgatt C, 2018) . Por esta razão, os somadores completos são uma peça fundamental da unidade lógica e aritmética (ALU) de um computador, que por sua vez é o músculo do computador, a parte do CPU que realmente executa operações aritméticas e lógicas. Todos os outros elementos do computador estão lá principalmente para transportar dados para dentro e para fora da ALU (W, 2003).

[0066] O somador completo é representado esquematicamente na Figura 4. Esse esquema pode ser implementado fisicamente de duas formas distintas: uma é por acoplamento direto de cinco portas Fredkín distintas, e a outra é usar uma única porta Fredkín e reinicializá-la conforme necessário para cada etapa lógica do somador completo, como representado na Figura 4. 0 acoplamento direto de cinco portas Fredkín distintas necessitaria, em principio, de uma configuração experimental com controlo sobre quinze pontos quânticos acoplados, um feito bastante complexo que ainda não foi alcançado nesta área. Como tal, vamos concentrar-nos em desenvolver um protocolo destinado a implementar um somador completo usando apenas três pontos quânticos com reinicialização, um esquema muito mais simples que pode ser implementado com a atual tecnologia de pontos quânticos de semicondutores.

[0067] Começamos por modificar o Hamiltoniano anterior na Equação 3 com a adição de um acoplamento de túnel entre QDO e QD1 parametrizado por Γ*,

Ha - Hf + (10)

[0068] Este acoplamento está desligado durante a maior parte do protocolo e só é necessário para um passo auxiliar. Nos seguintes passos descrevemos o protocolo necessário para executar o somador completo.

[0069] Passo 1. Vamos considerar que os três pontos quânticos estão vazios no inicio do protocolo, portanto no estado lógico |1,1,1), e que as dinâmicas estão congeladas com Ter* desligados. Começamos por inicializar os três QDs para o estado |p, 0, 1), exigindo que carreguemos QDO e QD1. De seguida a dinâmica entre QD1 e QD2 é descongelada ativando o acoplamento Γ, e depois de um tempo t = t* necessário para que a troca de bíts ocorra, o acoplamento Γ é novamente desligado.

[0070] Passos 2 e 3. Ambos os passos são semelhantes ao passo 1, sendo apenas necessário mudar o estado de QDO dependendo dos valores de p, q e r. Assumimos neste protocolo que o processo de reinicializar o ponto quântico de controlo no inicio de cada passo colapsa o estado do sistema e destrói qualquer superposição existente, o que não é um problema para a computação clássica.

[0071] Passo 3.5. Aqui consideramos um passo intermédio entre os passos 3 e 4 onde precisamos de trocar os estados de QDO com QD1. Para este propósito, precisamos de descongelar a dinâmica entre QDO e QD1 ligando Γ*, mantendo Γ desligado. O problema que precisamos de ultrapassar é que agora o QD2 atua efetivamente como um bít de controlo devido ao acoplamento capacitivo ao QD1, e a dinâmica entre QDO e QD1 só ocorrerá se não houver eletrões no QD2. Para tal, analisemos o comportamento do sistema durante este passo. Nesta fase do somador completo, se não considerarmos os efeitos leakage, o sistema só pode estar num de quatro estados lógicos possíveis : |r, 0,1) ou \r, 1,0), para r = 0 ou 1, dependendo de quantas trocas ocorreram nos passos anteriores. Para o estado |i, o, i) a troca auxiliar ocorrerá sem problemas. Para os estados |0,0,1) e 11,1,0) não há dinâmica entre QDO e QD1. O único estado problemático é |o, i,o), onde deveria haver uma troca entre QDO e QD1, mas o estado de QD2 impede a dinâmica. Nesse caso então usamos a seguinte regra:

[0072] Se r= 0, aumentar ε₀para 2V.

[0073] Como o valor de r é um bít clássico disponível desde o início do protocolo, podemos usá-lo para controlar uma tensão aplicada ao terminal de QDO durante este passo. Se r = 1 não há problema com a troca de auxiliar, e se r = 0, ao aumentarmos ε₀para 2V igualamos o nível de energia do QDO com o de QD1 quando o sistema está no estado |o, i,o), negando assim o efeito do acoplamento capacitivo entre QD1 e QD2 e permitindo que a troca ocorra. Caso o sistema esteja no estado |o, o,i) o aumento do nível de energia do QDO não tem efeito, pois não há dinâmica de qualquer forma. Na Figura 5 simulamos a dinâmica deste passo.

Depois de um tempo t = t* necessário para que a troca ocorra, desligamos novamente o acoplamento Γ*.

[0074] Passo 4. Tendo trocado os estados de QDO com QD1, o quarto passo está pronto para começar e precisamos apenas de descongelar a dinâmica entre QD1 e QD2 ligando Γ. No final deste passo precisamos medir QDO para obter a paríty, ou passar a informação para a próxima porta lógica na computação.

[0075] Passo 5. O passo final é semelhante aos três primeiros, onde precisamos apenas de inicializar o QDO com q e fazer a troca. No final deste passo, necessitamos de uma medição do QD1 para obter o valor carry e QD2 para obter g.

[0076] Passo 5.5. Consideramos um passo extra para reinicializar os três pontos quânticos para o estado |i, i,i).

[0077] Apresentamos as taxas de sucesso obtidas pela simulação do protocolo do somador completo discutido anteriormente. Apenas três parâmetros precisam de ser controlados durante o protocolo: Γ, Γ* e ε₀. As simulações foram feitas com as seguintes considerações:

- Cada passo é simulado de forma independente, ou seja, considerando que no inicio de cada etapa existe uma medição ideal de QDO que colapsa a função de onda para o estado lógico correto.

- Consideramos que a taxa de sucesso para cada passo é o valor |c|² correspondente à probabilidade de se obter o estado lógico correto para aquele passo.

- Consideramos que a taxa de sucesso para uma execução do somador completo é o produto das taxas de sucesso de todas os passos intermédios.

[0078] Tabela 2. Tabela-verdade do somador completo com as taxas de sucesso obtidas para cada estado inicial possível, com os parâmetros [/ = 20 Γ e V = 10 Γ .

ENTRADA	SAÍDA
P	Q	r	car	par	p(suc)
0	0	0	0	0	0, 992
0	0	1	0	1	0, 995
0	1	0	0	1	0, 929
0	1	1	1	0	0, 998
1	0	0	0	1	0, 867
1	0	1	1	0	0, 931
1	1	0	1	0	0,996
1	1	1	1	1	0,999

[0079] Na Tabela 2 mostramos as taxas de sucesso obtidas para o somador completo usando os parâmetros que temos considerado até agora : U = 20 Γ e V = 10 Γ.

[0080] Embora as simulações mostrem taxas de sucesso mais baixas para alguns estados iniciais do somador completo, um esquema simples de correção de erros pode ser implementado para superar isso. As simetrias na tabela-verdade do somador completo significam que podemos reorganizar as entradas (do inglês, ínputs) antes de executar o protocolo para maximizar a taxa de sucesso. Por exemplo, para {p, q,r] = {1,0,0}, uma implementação direta do protocolo produz uma taxa de sucesso de aproximadamente 86%. Se, no entanto, o ínput for mapeado para os pontos quânticos como {0,0,1} a taxa de sucesso esperada é acima de 99%. Como tal, propomos o seguinte mapeamento dos inputs como um esquema de correção de erros:

{0,1, 0 } {0, 0,1} {1,0, 0} {0,0,1} {1,0,1} {0,1,1}

[0081] Com este esquema mostramos que o protocolo proposto pode ser implementado com uma taxa de sucesso ideal acima de 99% para todos os estados de entrada do somador completo.

[0082] Dado o tempo de execução de 80 ps estimado para cada somador completo, o tempo de execução estimado para o somador completo, sem contar com os tempos de carga e medição, é de cerca de 0,48 ns.

[0083] Aqui, descrevemos uma possível implementação experimental concreta da presente invenção para uma porta de Fredkín implementada com três pontos quânticos em semicondutores. Esta implementação tem em conta as propriedades e limitações das atuais técnicas experimentais em pontos quânticos definidos em semicondutores e, acredita-se que é viável com a tecnologia atual. Um exemplo de tais técnicas experimentais pode ser encontrado em (Schroer D, 2007).

[0084] Os pontos quânticos são realizados sobre um substrato semiconductor composto por uma camada de GaAs com alguns micrómetros de espessura, sobre a qual é depositada uma camada de GaAs dopado [ou AlGaAs]. A combinação dos potenciais químicos na interface entre as duas camadas induz um gás de eletrões bidimensional (2DEG) , de densidade — ltRe/cm² e mobilidade — 75 m²/V s. No topo da amostra, — lOOnm acima da camada do 2DEG, a estrutura de contactos de Ti/Au é definida através de litografia por feixe de eletrões. Com referência à Figura 6, a estrutura definida compreende os seguintes elementos:

- Estrutura de confinamento principal: uma voltagem aplicada define o potencial de confinamento dos pontos quânticos na camada de 2DEG subjacente através do potencial de Coulomb gerado.

- Contactos óhmicos, representados pelos quadrados com uma cruz .

- Elétrodos individuais dos pontos quânticos, EO, EI e E2: voltagens aplicadas permitem o controlo do potencial local de cada ponto individual, ε₀, e ε₂ ·

- Contactos de controlo da barreira de tunelamento BI e B2: as voltagens aplicadas aqui permitem o controlo dos acoplamentos de túnel Γ* e Γ, respetivamente. Com o devido afinamento das voltagens nestes contactos, este dispositivo pode ser configurado a partir de três pontos quânticos completamente isolados, até uma configuração com apenas uma região de confinamento sem qualquer separação entre as três partes.

- Pontos de contacto quânticos QPCO, QPC1, QPC2: funcionando como pontos de contacto de carga, estes permitem a medição da presença ou ausência de carga em cada ponto quântico, servindo assim para medir o seu estado lógico do ponto.

[0085] Num modo de operação normal, este dispositivo necessita que o fluxo de eletrões ocorra através dele do QDO para o QD1 e de seguida para o QD2, a partir do qual podem, então, sair do dispositivo. Este é o fluxo principal, necessário para a inicialização do estado lógico de cada ponto antes da operação, e para a descarga dos pontos após a operação.

[0086] Durante a inicialização do dispositivo, o ajuste da tensão de polarização do canal principal Vb e das voltagens aplicadas a Bl, B2, EO, EI e E2 permitem que cada ponto seja carregado com o devido número de eletrões.

[0087] Depois da fase de inicialização estar completa, as tensões são ajustadas para implementar os acoplamentos definidos pelo Hamiltoniano, conforme descrito previamente.

[0088] Um fluxo adicional de eletrões é necessário para a operação dos pontos de contacto quânticos QPCO, QPC1 e QPC2 durante a medição da carga presente em cada ponto.

[0089] A capacidade de controlar os pontos quânticos ao nível do confinamento singular de eletrões depende fortemente na capacidade de manter o ruído térmico baixo e de aumentar a capacitância de cada ponto, de forma a aumentar o efeito do bloqueio de Coulomb. Estes requisitos conseguem ser cumpridos se a amostra se mantiver a temperaturas na ordem dos 300 mK, possível com sistemas de refrigeração de He⁴ - He³, e devido à dependência da capacitância da temperatura, os pontos quânticos podem ter até 100 nm de diâmetro.

[0090] Estimamos agora o custo energético da operação de um dispositivo baseado no presente modelo, tanto para o caso de uma única porta Fredkín como para o protocolo que realiza o somador completo. Todos os custos energéticos estão relacionados com a aumento ou redução de barreiras de potencial que permitem ou bloqueiam a ocorrência de dinâmicas quânticas coerentes, que por si só são conservativas. Em seguida, listamos as ações com os seus respetivos custos:

- Carga ou descarga do QD: custo de U por eletrão.

- Ativar ou desativar a dinâmica: custo de U por operação.

- Aumentar um potencial local: custa o valor aumentado.

[0091] Vamos considerar uma única porta de Fredkín descrita pelo Hamiltoniano na Equação 3. Recordamos os valores dos parâmetros que considerámos: a energia de carregamento [/~20Γ, o acoplamento capacitivo V ~ 10 Γ e o acoplamento de túnel Γ ~ 66//eV. O funcionamento de uma porta Fredkín é então caracterizado pelos seguintes passos com os respetivos custos energéticos:

[0092] Tabela 3. Custo energético: 8U ~ 10 meV.

Ação:	Carga/Descarga	Ativar	Dinâmica	Desativar
Custo:	6U	U	-	U

[0093] Estimamos assim que o custo energético para uma única execução da porta de Fredkín seja na ordem dos 10 meV.

[0094] Analisando o protocolo proposto anteriormente para a operação de um somador completo usando apenas os três pontos quânticos, contamos as várias ações necessárias em cada passo e mostramos na tabela seguinte o custo energético de cada passo:

[0095] Tabela 4. Custo energético: 28U +2V ~40meV.

Passo 1	4U + U + U
Passo 2	2U + U + U
Passo 3	2U + U + U
Passo 3.5	U + 2V + U
Passo 4	U + U
Passo 5	2U + U + U
Passo 5.5	2U + 2U + 2U
Total	28U + 2V

[0096] Numa realização, a estimativa para operar o protocolo do somador completo é da ordem de 40 meV, aproximadamente igual a 6,4 X IO’²¹ J, valor esse que é pelo menos quatro ordens de grandeza abaixo das melhores estimativas para o estado da técnica atual em tecnologias clássicas.

[0097] Até ao momento, considerámos apenas o custo energético relacionado com operar a porta lógica de Fredkín e o somador completo, desta forma ignorando o custo de manter um processador baseado em pontos quânticos a funcionar. Este custo, a que damos o nome de custo energético base, é extremamente importante, visto que o custo energético total de qualquer computação clássica realizada é dado pelo custo direto da computação em si mais o custo de manter todo o sistema ativo. Estamos também interessados em estudar como o custo energético base irá escalar com a dimensão do processador quântico, visto que no futuro o objetivo é fazer computações clássicas mais complexas, que exigirão processadores maiores.

[0098] Quando consideramos o custo energético base de uma implementação experimental de pontos quânticos, um dos principais custos é o equipamento de refrigeração necessário para atingir temperaturas criogénicas. Para este objetivo podemos considerar um sistema de refrigeração húmido ou seco. Um único refrigerador húmido tipicamente consome menos energia, cerca de 5kW, mas este valor assume o custo distribuído de comprimir o líquido criogénico para ser usado por vários sistemas simultaneamente. Por outro lado, um refrigerador seco não necessita de líquido criogénico, mas necessita de um compressor de cerca de 10 kW para manter as temperaturas criogénicas, aumentando o custo geral de manter o sistema de refrigeração para cerca de 13 kW. O fator limitante em saber como o custo de refrigeração escala é a carga térmica da experiência em si: um sistema de refrigeração tipicamente fornece uma potência de refrigeração de 400 pW a 100 mK. Existem também modelos mais potentes desenvolvidos especificamente para suportar computação quântica escalável que conseguem atingir uma potência de refrigeração de 1000 pW a 100 mK com um custo de operação de cerca de 20 a 25 kW. Esses sistemas de refrigeração conseguirão suportar vários somadores completos a operar simultaneamente desde que a carga térmica total dissipada pelos dispositivos e ligações à eletrónica externa à temperatura ambiente seja inferior à potência de refrigeração.

[0099] Para além da refrigeração, o próximo aspeto a ter em consideração são os equipamentos eletrónicos à temperatura ambiente necessários para controlar a experiência. É necessário um computador para um experimentalista operar todo o sistema, que podemos considerar ter um custo fixo de cerca de 400 W. Para além disto, são necessárias três componentes essenciais: uma fonte de tensão DC para definir as voltagens fixas necessárias para operar cada porta lógica, uma fonte de tensão AC para definir as voltagens que precisam de ser alteradas rapidamente, e um amplificador lock-ín ou um dispositivo semelhante para medir a ocupação nos pontos. Com o equipamento disponível atualmente, numa operação de pontos quânticos típicos, estas três componentes terão um custo de cerca de 500 a 700 W por somador, no entanto, este valor não deve ser visto como um valor absoluto. Equipamentos de controlo projetados para o objetivo específico de controlar um processador baseado na tecnologia desta invenção no futuro serão muito mais eficientes e capazes de controlar muitos mais somadores simultaneamente. Por exemplo, de uma perspetiva física, aplicar uma voltagem de 1 V numa porta, que teria uma resistência ao gás ao 2DEG de cerca de 10 ΜΩ necessitaria de 10 fW.

[0100] Na presente invenção foi explorada a ideia de utilizar tecnologias quânticas e dinâmica quântica reversível para executar computação clássica com alta eficiência energética, dados os baixos requisitos de energia destes sistemas e a reversibilidade na operação das portas lógicas. Foi desenvolvido um modelo hamiltoniano para uma porta lógica de Fredkín usando estados de carga em pontos quânticos semicondutores. Simulações mostram que esta porta consegue atingir uma boa taxa de sucesso e robustez para várias fontes de ruído. Foi apresentado também um protocolo para a operação sequencial do sistema de pontos quânticos desenvolvido para a porta de Fredkín a fim de implementar um somador completo clássico, e estudada a viabilidade de uma implementação experimental com as técnicas e equipamentos atuais. Finalmente, foi considerado o custo energético de operar este somador completo e comparado com vários esquemas convencionais totalmente clássicos que realizam uma operação semelhante.

[0101] O termo compreende sempre que usado neste documento destina-se a indicar a presença de caracteristicas declaradas, fatores, passos, componentes, mas não impede a presença ou adição de uma ou mais caracteristicas, fatores, passos, componentes ou grupos dos mesmos.

[0102] Será apreciado pelos versados na técnica que, a menos que indicado de outra forma neste documento, a sequência especifica de passos descritos é apenas ilustrativa e pode variar sem se afastar da divulgação. Assim, salvo indicação em contrário, os passos descritos têm um significado não ordenado, ou seja, quando possível, os passos podem ser executados em qualquer ordem conveniente ou desejável.

[0103] A invenção não deve ser vista de forma alguma restrita às modalidades descritas e uma pessoa especialista na técnica conseguirá prever muitas possibilidades de modificações. As realizações descritas acima são combináveis. As reivindicações descritas a seguir estabelecem realizações particulares da invenção.

Lisboa, 11 de setembro de 2020.

Claims

REIVINDICAÇÕES

1. Dispositivo de porta lógica de Fredkín externamente clássico baseado em dinâmica quântica reversível caracterizado por compreender:

três pontos quânticos de um nível (QDO, QD1 e QD2) para codificar um estado lógico da porta de Fredkín como os estados de carga dos pontos quânticos, cada estado lógico associado a um bít de controlo, um primeiro bít alvo e um segundo bít alvo do estado lógico da porta de Fredkín, estando, assim, contiguamente ordenados um ponto quântico de controlo (QDO), um primeiro ponto quântico alvo (QD1) e um segundo ponto quântico alvo (QD2), respetivamente, em que para cada ponto quântico um estado de carga de dois eletrões representa o estado lógico 0 e um estado de carga de zero representa o estado lógico 1;

pelo menos um contacto de medição (QPC1 ou QPC2) para medir o estado de carga de um dos pontos quânticos alvo (QD1 ou QD2);

três contactos de nivelamento (EO, El, E2), cada um para polarizar o estado de carga em cada um dos pontos quânticos (QDO, QD1 e QD2), respetivamente;

um primeiro contacto de controlo (Bl) para controlar o acoplamento de túnel entre o ponto quântico de controlo (QDO) e o primeiro ponto quântico alvo (QD1) ; e um segundo contacto de controlo (B2) para controlar o acoplamento de túnel entre o primeiro ponto quântico alvo (QD1) e o segundo ponto quântico alvo (QD2); e um circuito configurado para:

a aplicação de uma voltagem ao primeiro contacto de controlo (Bl) para impedir o acoplamento de túnel entre o ponto quântico de controlo (QDO) e o primeiro ponto quântico alvo (QD1);

a aplicação de uma voltagem ao segundo contacto de controlo (B2) para estabelecer o acoplamento de túnel entre o primeiro ponto quântico alvo (QD1) e o segundo ponto quântico alvo (QD2);

a aplicação de uma voltagem aos contactos de nivelamento (El, E2) do primeiro ponto quântico alvo (QD1) e do segundo ponto quântico alvo (QD2) para alinhar os níveis de energia e permitir o tunelamento entre o primeiro ponto quântico alvo (QD1) e o segundo ponto quântico alvo (QD2), se e só se o ponto quântico de controlo (QDO) se encontrar no estado de carga de zero.
2. Dispositivo de acordo com a reivindicação anterior caracterizado por o circuito conter uma entrada de relógio, sendo o circuito ainda configurado para aplicar uma voltagem ao segundo contacto de controlo (B2) para fim de:

estabelecer acoplamento de túnel entre o primeiro ponto quântico alvo (QD1) e o segundo ponto quântico alvo (QD2) quando a entrada de relógio está ativa, sujeito ao acoplamento capacitivo causado pela carga no ponto quântico de controlo (QDO);

desativar o acoplamento de túnel entre o primeiro ponto quântico alvo (QD1) e o segundo ponto quântico alvo (QD2) quando a entrada de relógio está inativa, independentemente do acoplamento capacitivo causado pela no ponto quântico de controlo (QDO).
3. Dispositivo de acordo com qualquer uma das reivindicações anteriores caracterizado por o circuito ser ainda configurado para inicializar um estado lógico da porta de Fredkín ao impor um estado de carga em cada ponto quântico (QDO, QD1 e QD2) através dos três contactos de nivelamento (EO, El, E2).
4. Dispositivo de acordo com qualquer uma das reivindicações anteriores caracterizado por o circuito ser ainda configurado para manter o mesmo nível energético nos dois pontos quânticos alvo ajustando a voltagem nos respetivos contactos de nivelamento (El, E2), após um estado lógico ter sido inicializado.
5. Dispositivo de acordo com qualquer uma das reivindicações anteriores caracterizado por compreender um bít de controlo, um primeiro bít alvo e um segundo bít alvo, cada um ligado aos três contactos de nivelamento (EO, El, E2), respetivamente.
6. Dispositivo de acordo com qualquer uma das reivindicações anteriores caracterizado por compreender três contactos de medição (QPCO, QPC1, QPC2), cada um para medir um estado de carga em cada um dos pontos quânticos, bít de controlo, primeiro bít alvo e segundo bít alvo (QDO, QD1, QD2) , e compreendendo uma saída digital para um bít de controlo, um primeiro bít alvo e um segundo bít alvo, cada uma ligada aos três contactos de medição (QPCO, QPC1, QPC2), respetivamente.
7. Dispositivo de porta C-NOT externamente clássico baseado em dinâmica quântica reversível caracterizado por compreender o dispositivo da porta de Fredkín descrito nas reivindicações 1 a 6, em que o circuito é ainda configurado para inicializar um estado lógico da porta CNOT através do ajuste do terceiro contacto de nivelamento (E2) com o estado lógico oposto ao do segundo contacto de nivelamento (El).
8. Dispositivo de porta C-NOT externamente clássico baseado em dinâmica quântica reversível de acordo com a reivindicação anterior caracterizado por o acoplamento de túnel ser ajustável por uma combinação das voltagens nos contactos de controlo (Bl, B2) e as distâncias entre os pontos quânticos vizinhos (QDO, QD1, QD2) .
9. Dispositivo de porta C-NOT externamente clássico baseado em dinâmica quântica reversível de acordo com as reivindicações 7 e 8 caracterizado por a carga de dois eletrões ser composta por dois eletrões com spin oposto.
10. Método de operação do dispositivo de porta de Fredkin descrito nas reivindicações 1 a 6 para adicionar as entradas digitais p, q e r e obter as saídas digitais parity e carry, caracterizado por compreender os seguintes passos:

aplicar uma voltagem ao primeiro contacto de controlo (Bl) para impedir o acoplamento de túnel entre o ponto quântico de controlo (QDO) e o primeiro ponto quântico alvo (QD1);

inicializar p, 0, 1 no bit de controlo, primeiro bit alvo e segundo bít alvo, respetivamente, e ativar a porta de Fredkin até a conclusão, que compreende:

aplicar uma voltagem ao segundo contacto de controlo (B2) para ativar o acoplamento de túnel entre o ponto quântico associado ao primeiro bit alvo (QD1) e o ponto quântico associado ao segundo bit alvo (QD2); aplicar uma voltagem aos dois contactos de nivelamento (El, E2) para fazer coincidir os níveis energéticos e permitir tunelamento entre os pontos quânticos associados ao primeiro e ao segundo bit alvo, se e só se o ponto quântico de controlo (QDO) estiver no estado de carga de zero; e esperar um tempo ou, se existir, ativar uma entrada de relógio por um tempo necessário para uma troca de estados ocorrer entre o primeiro ponto quântico alvo (QD1) e o segundo ponto quântico alvo (QD2);

inicializar q no bít de controlo e ativar a porta de

Fredkín;

inicializar r no bít de controlo e ativar a porta de

Fredkín;

aplicar uma voltagem ao primeiro contacto de controlo (Bl) para ativar o acoplamento de túnel entre o ponto quântico de controlo (QDO) e o primeiro ponto quântico alvo (QD1), e aplicar uma voltagem ao segundo contacto de controlo (B2) para suprimir o acoplamento de túnel entre o primeiro ponto quântico alvo (QD1) e o segundo ponto quântico alvo (QD2), e ao mesmo tempo se a entrada digital r for 0, aplicar uma voltagem (EO) ao ponto quântico de controlo (QDO) para superar o acoplamento capacitivo entre o QD1 e QD2 e para que a troca de estados ocorra entre o QDO e o QD1;

ativar a porta de Fredkín e obter a saída digital paríty do ponto quântico de controlo (QDO);

inicializar q no bít de controlo, ativar a porta de Fredkín e obter a saída digital carry do primeiro ponto quântico alvo (QD1).