PL99782B1 - Komutator czasowy - Google Patents

Description

Przedmiotem wynalazku jest komutator czasowy, stosowany w systemach polaczen cyfrowych linii multipleksowych, stosowanych w sieciach teleko¬ munikacyjnych, w telesterowaniu i telesygnali¬ zacji itd.

Wynalazek dotyczy komutatora czasowego, w którym multipleksy wejsciowe i wyjsciowe maja rózne pojemnosci i nie maja tego samego zegara.

Komutator czasowy jest urzadzeniem polaczonym z dwoma multipleksami o podziale czasowym, który rozdziela do multipleksu wyjsciowego zawierajacego s kanalów, w kolejnosci S, informacje pochodzace z multipleksu wejsciowego zawierajacego e kana¬ lów w kolejnosci E. Rozdzielanie odbywa sie. pod kontrola zapamietanego programu opisujacego za¬ leznosci Ei Sj pomiedzy numerami kanalów wej¬ sciowego i wyjsciowego, informacji w ramkach multipleksów wejsciowego i wyjsciowego, przy czym numery kanalów sa numerowane poczawszy od poczatku charakteryzowanego w kazdej ramce, przez slowo blokady ramki, lub synchronizacji raniki. Ramki multipleksów wejsciowego i wyjscio¬ wego moga miec taki sam okres T, lecz nie musza.

Momenty poczatkowe ramki nie musza byc zfazo- wane i liczby kanalów wejsciowych e i wyjscio¬ wych s multipleksów sa dowolne, równe lub nie.

Ogólnie rzecz biorac, komutator czasowy jest utworzony z ukladu sterowania glównego i ukladu przelaczen czasowych. Uklad sterowania glównego zapamietuje badz program staly, badz program co zdefiniowany w sposób zmienny przez urzadzenie zewnetrzne komutatora i steruje w oparciu o ten program, uklad przelaczen czasowych, który pod kontrola ukladu sterowania glównego przekazuje w czasie informacje pochodzace z multipleksu wej¬ sciowego.

Multipleks wejsciowy jest utworzony przez zwie¬ lokrotnienie N multipleksów elementarnych o licz¬ bie kanalów e/N kazdy, przy czym te multipleksy elementarne sa lub nie sa w fazie z ramka. Zespól numerów kanalów wejsciowych jest utworzony przez zwielokrotnienie zespolów numerów kanalów wyzwalanych przez generator numerów kanalów wejsciowych polaczony z kazdym elementarnym multipleksem. W ten sam sposób multipleks wyj¬ sciowy moze byc rozlozony przez podzielenie na N' multipleksów elementarnych o liczbie kanalów S/N' kazdy, przy czym podzial stosuje sie równiez do numerów kanalów wyjsciowych pochodzacych z ge¬ neratora numerów kanalów wyjsciowych dla ewen¬ tualnego utworzenia numerów kanalów polaczo¬ nych z kazdym elementarnym multipleksem. Ope¬ racje zwielokrotniania i podzialu sa zwykle wyko¬ nywane przez uklad niezalezny od komutatora czasowego.

Znane sa komutatory czasowe, w których infor¬ macje zawarte w kanalach multipleksu wejscio¬ wego sa zapamietywane w liniach pamieci, lub rejestrach pamieci buforowej, co jest wykonywane w sposób ustalony dla kazdego w/w kanalu.. Wy- 99 7823 99 782 4 mienione informacje sa wyciagane z linii pamieci, lub rejestru pamieci buforowej, poprzez odczyt sterowany przez uklad sterowania odczytem zawie¬ rajacym pamieci, których slowa sa przydzielane w sposób ustalony do kanalów multipleksów wyjscio¬ wych i zawierajace adres kanalów multipleksów wejsciowych. Znane sa równiez systemy komutacji czasowej, w których informacje zawarte w kana¬ lach multipleksów wejsciowych sa rozdzielane do liniii pamieci pod kontrola ukladu sterowania za¬ pisem rawierajacym pamiec, których slowa sa przydzielane w ustalony sposób do kanalów wej¬ sciowych, przy czym linie pamieci sa przydzielone w ustalony sposób do kanalów multipleksów wyj¬ sciowych, przy czym w/w informacje sa wyciagane poprzez odczyt.

W znanych systemach niezbedne jest, aby uklad sterowania i linie pamieci lub rejestry pamieci buforowej, zawieraly kazdy tyle slów, ile jest ka¬ nalów w polaczonym multipleksie. Ponadto w tych systemach multipleksy wejsciowe i wyjsciowe maja taka sama pojemnosc i wspólny zegar.

Celem wynalazku jest opracowanie komutatora czasowego, którego liczba slów pamieci ukladu przelaczen nie jest zwiazana z liczba kanalów mul¬ tipleksów wejsciowych i wyjsciowych i zalezy tylko od otrzymywanych zadan w komutatorze czaso¬ wym, to znaczy od maksymalnej liczby jednoczes¬ nych polaczen zestawianych za posrednictwem ko¬ mutatora czasowego. Komutator czasowy realizuje polaczenie pomiedzy mutlipleksami o bardzo róznej pojemnosci i pomiedzy multipleksami nie majacymi tej samej czestotliwosci zegara.

Komutator czasowy dla telekomunikacyjnej cen¬ trali zawierajacej uklad przelaczen polaczony z ukla¬ dem sterowania glównego, z multipleksem wejscio¬ wym, przy czym multipleksy te sa multipleksami z podzialem czasowym, a uklad sterowania glów¬ nego jest polaczony z urzadzeniem sterowania cen¬ trali telekomunikacyjnej, wedlug wynalazku cha¬ rakteryzuje sie tym, ze uklad polaczen zawiera pamiec buforowa polaczona z multipleksem wej¬ sciowym i z multipleksem wyjsciowym, blok adre¬ sowania, zapisywania i odczytu, a obwód sterowa¬ nia glównego zawiera uklad sterowania zapisem polaczony z blokiem adresowania zapisu i odczytu i jednoczesnie generatorem numerów kanalów wej¬ sciowych. Uklad sterowania odczytem polaczony jest z blokiem adresowania zapisu i odczytu i jed¬ noczesnie z generatorem numerów kanalów wyj¬ sciowych. Ponadto uklad sterowania zapisem jest polaczony z urzadzeniami sterowania centrali za posrednictwem linii numerów kanalów wejsciowych i poprzez linie numerów pomocniczych, a uklad sterowania odczytem jest polaczony z urzadzeniami sterowania centrali za pomoca linii numerów ka¬ nalów wyjsciowych i poprzez linie numerów po¬ mocniczych. Pamiec buforowa jest utworzona z tylu slów, ile jest numerów pomocniczych.

Korzystnie blok adresowania zapisu i odczytu zawiera jeden uklad adresowania dla operacji za¬ pisu i odczytu, lub jest utworzony z dwóch nieza¬ leznych ukladów adresowania, przy czym jeden sluzy dla zapisu, a drugi dla odczytu.

IPamiec buforowa jest pamiecia o gromadzeniu statycznym, w której ten sam element binarny in¬ formacji jest zapisany na czas trwania gromadzenia, lub korzystnie jest pamiecia o gromadzeniu dyna- micznym, której kazdy punkt pamieciowy jest utwo¬ rzony z rejestru skokowo zamykanego na siebie i, w którym jest zapisane slowo odpowiadajace jednemu kanalowi wejsciowemu.

Generatory numerów kanalów wejsciowych i wyj¬ sciowych stanowia czesc skladowa ukladu sterowa¬ nia, lub nie wchodza do ukladów sterowania zapi¬ sem i odczytem i sa odpowiednio polaczone z od- biernikiem numerów kanalów ukladów sterowania zapisem i odczytem.

Uklady sterowania zapisem i odczytem zawieraja jedna pamiec do odczytu, lub uklady sterowania zapisem i odczytem zawieraja pamiec typu zapisu- jaco-odczytujacego.

Korzystnie uklady sterowania zapisem i odczytem sa ukladami z adresowaniem bezposrednim w opar¬ ciu o numery kanalów wejsciowych i wyjsciowych, przy czym numer pomocniczy jest wówczas zapa¬ mietywany w pamieci ukladów sterowania, lub kazdy uklad sterowania zapisem i odczytem jest ukladem o adresowaniu posrednim, a numery ka¬ nalów wejsciowych i wyjsciowych tworza wówczas informacje zapamietywane w slowie numeru pomoc¬ niczego pamieci kazdego ukladu sterowania i, którego uklad adresowania posredniego jest polaczony z ge¬ neratorem numerów kanalów wejsciowych lub wyj¬ sciowych.

Uklady sterowania zapisem i odczytem zawieraja pamiec matrycowa o gromadzeniu statycznym lub dynamicznym, lub uklady sterowania zapisem i od¬ czytem zawieraja pamiec cykliczna z selekcja cza¬ sowa.

Kazdy uklad sterowania zapisem i odczytem za¬ wiera pamiec o adresowaniu posrednim, której liczba slów jest równa liczbie numerów pomocni¬ czych, a kazde slowo pamieci ukladu Sterowania zapisem zawiera liczbe elementów binarnych równa logarytmowi o podstawie 2 z liczby kanalów wej¬ sciowych. Kazde slowo pamieci ukladu sterowania odczytem zawiera liczbe elementów binarnych równa logarytmowi przy podstawie 2 z liczby kanalów wyjsciowych przy adresowaniu binarnym.

Korzystnie kazdy uklad sterowania zapisem i od¬ czytem zawiera pamiec o adresowaniu bezposred¬ nim, a pamiec ukladu sterowania zapisem zawiera liczbe slów równa liczbie kanalów wejsciowych, przy czym pamiec ukladu sterowania odczytem za¬ wiera liczbe slów równa liczbie kanalów wyjscio¬ wych, a kazda pamiec ma liczbe elementów binar¬ nych równa logarytmowi o podstawie 2 z liczby kanalów pamocniczych, przy adresowaniu binar¬ nym.

W odmiennym wykonaniu komutator czasowy dla centrali telekomunikacyjnej, zawierajacy uklad po¬ laczen polaczony z ukladem sterowania glównego, z multipleksem wejsciowym i z multipleksem wyj¬ sciowym, przy czym uklad sterowania glównego jest polaczony z urzadzeniami sterowania centrali telekomunikacyjnej, wedlug wynalazku, charakte¬ ryzuje sie tym, ze jeden multipleks jest utworzony z okreslonej liczby elementarnych multipleksów 40 45 50 55 609 Wto2 Uklad sterowania zapisu MCEo jest ukladem o adresowaniu posrednim i zawiera obwód za¬ pisu 25, obwód adresowania zapisu 29 odpowiednio polaczony z zewnetrznymi urzadzeniami sterowania za posrednictwem linii numeru kanalu wejscio¬ wego Ei i linii numerów pomocniczych KI, pamiec 27 o k slowach log2e punktach pamieciowych oraz obwód zgloszen 31 polaczony z generatorem nu¬ merów kanalu wejsciowego 6 i jednoczesnie z ob¬ wodem adresowania zapisu 4 ukladu polaczen MTC.

Uklad sterowania odczytem MCLo jest pamiecia o adresowaniu posrednim i sklada sie z obwodu zapisu 26, z obwodu adresowania zapisu 30 odpo¬ wiednio polaczonego z zewnetrznymi urzadzeniami sterowania za pomoca linii numeru kanalu wyj¬ sciowego i linii numerów pomocniczych, z pamieci 2C o k slowach o log2s punktach pamieciowych, z ob¬ wodu zgloszen 32 polaczonego z generatorem nu¬ merów kanalów wyjsciowych 7 i jednoczesnie z obwodem adresowania odczytu 5 ukladu pola¬ czen MTC.

W takim rozwiazaniu uklady MTC, MCEo i MCLo maja te sama liczbe sl6w k.

Pcdczas kazdego zgloszenia polaczenia pomiedzy kanalem wejsciowym Ei i kanalem wyjsciowym Sj przeliczniki zewnetrznych urzadzen sterujacych przydzielaja do polaczenia EiSj wolne slowo nu¬ meru pomocniczego KI pamieci buforowej 2 i na¬ stepuja operacje oznaczania polaczenia, czyli po pierwsze dokonuja zapisu w pamieci 27 BEOMo, za posrednictwem obwodu zapisu -25 i pod kontrola obwodu adresowania 29 pobudzanego przez numer pomocniczy KI numeru kanalu wejsciowego, który jest zapamietywany w slowie numeru pomocni¬ czego KI pamieci 27, a po drugie dokonuja zapisu w pamieci 28 MCLo za posrednictwem obwodu zapisu 26 i pod kontrola obwodu adresowania 30 pobudzanego przez numer pomocniczy KI, numeru kanalu wyjsciowego Sj, który jest- zapamietywany w slowie numeru pomocniczego KI pamieci 28.

Po zakonczeniu operacji oznaczania, dzialanie ko¬ mutatora czasowego jest automatyczne. Generator numerów kanalów wejsciowych 6 dostarcza w spo¬ sób cykliczny numer kanalu wejsciowego Ei do obwodu zgloszen SI MCE© numerów kanalów wej¬ sciowych E, przy czym numer kanalu wejsciowego Ei jest w fazie z kanalem Ei multipleksu wejscio¬ wego'. Podczas przejscia numeru kanalu wejscio¬ wego Ei obwód zgloszen 31 poszukuje w pamieci 27 numeru kanalu wejsciowego *Ei, który jest za¬ warty w slowie numeru* pomocniczego KI, a numer pomocniczy KI jest podany na wyjsciu obwodu 31 i za posrednictwem obwodu adresowania 4 ukladu polaczen MTC powoduje zapamietanie w slowie numeru pomocniczego KI pamieci buforowej 2 in¬ formacji zawartej w kanale wejsciowym Ei multi¬ pleksu Wejsciowego poprzez obwód zapisu 1.

Generator numerów kanalów wyjsciowych # prze¬ szukuje w ten gam sposób obwód zgloszen 32 ukladu sterowania odczytem MCLo, który podczas przej¬ scia numeru kanalu wejsciowego &i tworzy na wyjsrciu numer pomocniczy KI, k*óry za posred¬ nictwem obwodu adresowania odczytu 5 ukladu polaczen M^C powoduje odczytanie slowa numeru pomocniczego KI pamieci buforowej 2. Informacja poprzednio zapisana w pamieci buforowej 2 jest przekazywana do multipleksu wyjsciowego ukladu polaczen MTC za posrednictwem obwodu odczytu 3 MTC i to w fazie z przejsciem odpowiedniego kanalu wyjsciowego Sj.

Przy koncu polaczenia, urzadzenia sterujace do¬ konuja kasowania za pomoca wpisania zera, ana¬ logicznego do procesu zapisu '"Ei lub Sj w 'ukladzie sterowania zapisem MCEo i ukladzie sterowania odczytem MCLo slów numeru pomocniczego KI pa¬ mieci 27 i 28. Poniewaz numery kanalów'wejscio¬ wych i wyjsciowych Ei i Sj nie sa juz pamietane w pamieciach 27 i 28, numer pomocniczy KI nie moze byc dostarczony do pamieci buforowej 2 i zadna operacja nie jest dokonywana na slowie KI w ukladzie polaczen MTC.

Pamiec buforowa 2 moze byc róznego typu, to znaczy o jednym, lub dwóch ukladach adresowania, statyczna lub dynamiczna.

Pamieci ukladów sterowania MCEó i 'MCLo sa pamieciami o adresowaniu posrednim; Pamiec przedstawiona na fig. 3 o pojedynczym obwodzie adresowania i jedhym obwodzie wejscio¬ wym zawiera pojedyncza pamiec adresujaca 33 z pojedynczym obwodem adresowania stanowiacym bramke 34 LUB oraz dwie bramki I 20 'oraz 21.

Pamiec 33 zawiera dwa wejscia, z którydh jedno przyjmuje sygnaly E stanowiace informacje do za¬ pamietania, a drtfgie otrzymuje rozkazy odpisu W oraz jedno wyjscie sygnalów S. Pamiec ta lest do¬ stepna przez swój obwód adresowania zawierajacy wejscia Al, A2...A1, przy czym kazde z tydi 'wejsc jest polaczone z obwodem wejsciowym okladaja¬ cym sie z bramki LUB oraz z dwóch ftrfllfcek I.

Wejscie Ai jest pofaczone z wyjsciem bra*tffci 34, wyjscia bramek 20 i 21 sa polaczone kazUe z wej¬ sciem bramki LUB 34. Bramka I 20 posiada dwa wejscia, przy czym jedno przyjmuje sygnal tE generowany przez zegar he multipleksu "wejscio- wego, a drugie otrzymuje adres -z&pisii AiE.

Bramka I 21 posiada dwa wejscia, przy czym jedno otrzymuje sygnal IL generowany przez rze^&r lis multipleksu wyjsciowego w momencie ^róSnym od tE, a drugie otrzymuje adres zapisu A4L. ^Bramka jest próbkowana przez zegar hfe i otrzymuje rozkaz zapisu AIE, który przesyla da bramki L.UB.

Do wejscia Ai obwodu adresujacego pamieci 33, rozkaz dochodzi dopiero wóWcfcfts, gdy s3%ffaly he i AiE sa jednoczesnie obecne. Podobnie bramka I 21 przesyla do wyjscia Ai za posredriictweM Ittamki LUB 34 sygnal odczytu A1L dopiero wówczas, gdy sygnal ten Oraz sygnal lfs sa jednoczesnie Obecne na wejsciach bramki 21.

Pamiec 33 moze byc pamiecia sc<fna o konców¬ kach szesnastowyrazowych, o jednym lub czterech elementach bmarnych zfnanych i stosoWaflryfch #wt&- szcza w informatyce. Podobnie zttane Sa obwody scalone zawierajace kilka bramek LUB sterowanych przez dwie, lub kilka bramek I, co umozliwia wy¬ konanie obwodów Wejsciowych wejsc Al, A2..Ai pamieci 33.

Na fig. 4 przedstawiono pamiec adresujaca 35 o dwóch obwodach adresowych. Pamiec ta zawiera jedno wejscie otrzymujace sygnaly E stanowiace informacje do-zapamietania, jedno wejscie otrzy- 40 45 50 55 6011 99 782 12 mujace rozkazy zapisu W, dwa wejscia otrzymujace sygnaly zegarowe he i hs multipleksów wejscio¬ wego i wyjsciowego oraz jedno wyjscie sygnalów S.

Pamiec 35 jest dostepna przez obwody adresujace zawierajace pewna ilosc wejsc AE zapisu i AL od¬ czytywania. Pamiec ta sklada sie z obwodów sca¬ lonych. Znane sa pamieci o czterech wyrazach z czterech elementów binarnych.

Na fig. 5 i 6 przedstawiono pamieci o gromadzeniu dynamicznym, to znaczy, ze kazdy wyraz informacji jest gromadzony w rejestrze zamknietym lub w re¬ jestrze przesuniec, przy czym poszczególne wyrazy sa gromadzone szeregowo i przekazywane szere¬ gowo podczas gromadzenia.

Na fig. 5 przedstawiono pamiec o jednym obwo¬ dzie adresujacym skladajaca sie z k rejestrów przesuniec, z x elementów binarnych kazdy, z któ¬ rych na rysunku zostaly przedstawione tylko dwa, lo znaczy 1-szy oraz k-ty. Rejestry przesuniec 37 i 38 maja wyjscie polaczone odpowiednio z bram¬ ka I 50 wzglednie 51. Wyjscie kazdej bramki 50 i 51 jest polaczone z wejsciem bramki LUB 52 zawie¬ rajacej k wejsc, czyli jedno na kazdy rejestr prze¬ suniec. Kazdy rejestr przesuniec otrzymuje sygnaly z zegara H zapewniajacego przeplyw informacji w rejestrach. Wejscie rejestru 37 jest polaczone z wyjsciem bramki LUB 48 o dwóch wejsciach, z których jedno jest polaczone z wyjsciem bramki -£9, drugie z wyjsciem bramki 44. Wejscie rejestru 38 jest polaczone z wyjsciem bramki 49 o dwóch wej¬ sciach, z których jedno jest polaczone z wyjsciem bramki I 40, a drugie z wyjsciem bramki 45. Jedno wejscie bramek 39 i 40 jest polaczone z zaciskiem, do którego dochodza Informacje do zapamietania E.

Drugie wejscie bramek 39 i 40 jest polaczone z wyj¬ sciem bramek 42 i 43 sterowanych przez wyjscie e i k ukladu dekodowania adresu 41 oraz przez porzadek zapisu W. Bramka 44 otrzymuje sygnal wyjsciowy rejestru 37 i jednoczesnie sygnal wyj¬ sciowy bramki 42 poprzez przerzutnik 46. Bramka 45 otrzymuje sygnal wyjsciowy z rejestru 38 i jed¬ noczesnie sygnal wyjsciowy z bramki 43 poprzez przerzutnik 47. Wyjscia lik ukladu dekodowania adresu 41 sa odpowiednio polaczone z wejsciem bramek 53 i 54, których inne wejscie otrzymuje rozkazy zapisu W poprzez przerzutnik 55. Wyjscie bramki 53 jest polaczone z wejsciem bramki 50, a wyjscie bramki 54 jest polaczone z wejsciem bramki 51.

Kazde wejscie Al, A2... An dekodera adresu 41 jest polaczone z obwodem doprowadzajacym 36, czyli z multipleksem identycznym z przedstawio¬ nym na fig. 3 obwodem doprowadzajacym pamieci 34. Przy braku sygnalów zapisu adresujacego na bramkach 39 i 40, rejestry 37, 38 sa zamkniete za posrednictwem bramek 44 i 45 sterowanych przez przerzutniki 46 i 47 oraz bramki 48, 49, a infor¬ macje gromadzone w tych rejestrach sa przemiesz¬ czane pod dzialaniem zegara H. Zapis wyrazu w re¬ jestrze polega wiec na pobudzeniu dekodera 41 poprzez przewody adresujace i na jednoczesnym emitowaniu rozkazu zapisu W, co wzbudza jedna z bramek 39, 40, podczas gdy odpowiednia bramka zamykajaca 44 lub 45 jest zablokowana przez odpo¬ wiedni przerzutnik 46 albo 47. Pojawiajaca sie infor¬ macja E jest przesylana przez jedna z bramek 39 albo 40 i odpowiednio przez bramke 40 albo 43 na wejsci:; odpowiedniego rejestru 37, 38, który rejestruje pod wplywem dzialania zegara H. Gdy rozkaz W znika, rejestr, w którym informacja jest zapamietana zo¬ staje zamkniety i informacja cyrkuluje w nim pod kontrola zegara H. Gdy pojawia sie rozkaz zapisu W, bramki 53 i 54 zostaja zablokowane przez ten syg¬ nal dzieki przerzutnikowi 55. Przy braku rozkazu W io bramki 52 i 54 sa wzbudzane, a adres przesylany do dekodera 41 pobudza jedna z bramek 50 albo 51 za posrednictwem jednej z odpowiadajacych bra¬ mek 53 albo 54 i zawartosc rejestru 37 albo 38 pod wplywem zegara H jest podawana na wyjscie S bramki 52. Takie odczytywanie nie niszczy pamieci.

Pamiec przedstawiona na fig. 5 zawiera poje¬ dynczy obwód adresujacy. Mozna równiez uzyskac pamiec z dwoma obwodami adresujacymi. Na fig. 6 przedstawiono taka pamiec, czyli sposób sterowania bramek 42, 43, 53, 54 przy wykorzystaniu dwóch obwodów adresujacych. Zadnych zmian w stero¬ waniu bramek 42, 43 nie wprowadzono. Bramki 53, 54 maja jedno wejscie polaczone z zaciskiem R otrzymujacym sygnal odczytywania. Przerzutnik 55 zostal tu natomiast wyeliminowany, a ich drugie wejscie jest bezposrednio polaczone z dekoderem adresu odczytu 56 o wejsciach Bl-Bn. Obwód wej¬ sciowy S6 z fig. 5 jest wyeliminowany.

Na fig. 7 przedstawiono pamiec o adresowaniu posrednim skladajaca sie z k rejestrów 57, 58, 59, m elementów binarnych, do których odpowiednio po¬ laczone jest k komparatorów 60, 61, 62, przy czym kazdy z tych komparatorów ma dwie grupy wejsc.

Wejscia pierwszej grupy sa polaczone z wyjsciami rejestru, tego samego rzedu, a wejscia drugiej grupy sa polaczone z liniami tego samego rzedu obwodu zapytan 63, zwielokrotnione na k komparatorach.

Wyjscia komparatorów sa polaczone z urzadze¬ niem kodujacym 70 dostarczajacym na wyjsciu S za posrednictwem bramki 71 odpowiedni adres.

Bramka 71 otrzymuje równiez sygnal, albo rozkaz zapytania R na jednym ze swych wejsc. Wejscia rejestrów 57, 58, 59 sa polaczone z bramka 65, 66, 67.

W rzeczywistosci kazda bramka 65, 66, 67 sklada sie z m bramek I polaczonych kazda z elementem bi¬ narnym odpowiedniego rejestru. Bramki 65, 66, 67 maja jedno z wejsc polaczone z wyjsciem bramki I 64, przy czym bramka I sklada sie równiez z m bramek I. Bramka I 64, otrzymuje na wejsciu roz- kaz zapisu W, a na innym wejsciu informacje E.

Informacja E jest przesylana przez m linii, po jednej na kazdy element binarny. Bramki 65, 66, 67 maja jedno wejscie polaczone z wyjsciem deko¬ dera 68, bramka 65 z wyjsciem 1, bramka 66 z wyj- 55 sciem 1, bramka 66 z wyjsciem k. Dekoder otrzy¬ muje adresy przez swoje wejscie 69.

Zapis w rejestrach dokonuje sie w nastepujacy sposób: informacja E jest przesylana przez bramke 64 wówczas, gdy rozkaz zapisu W zostal podany 50 na wejscia bramek 65, 66, 67 sterowane przez jedno wyjscie dekodera 68, pobudzanego przez adres za¬ pisu obecny na wejsciu 69, przykladowo rozpatrujac wyjscie 1 dekodera 68. Informacja E jest wówczas zapisywana w rejestrze 58. Bramka 66 sklada sie ;5 z m bramek I, wyjscie 1 dekodera jest oczywiscie13 99 782 14 zwielokrotnione na wszystkie te bramki. Gdy adres odczytu E jest obecny na wejsciu 63, wszystkie komparatory 60, 61, 62 sa pobudzane, lecz odpowiada jedynie komparator 61 pobudzany przez inforfacje identyczna pochodzaca z rejestru 53. Wyjscie kom¬ paratora 61 jest polaczone z urzadzeniem kodujacym 70 dostarczajacym na wyjsciu adres rejestru 58, przy czym adres ten jest przesylany na wyjscie S bram¬ ki I 71 kontrolowanej przez rozkaz zapytania znaj¬ dujacy sie na wejsciu 27, jednoczesnie z adresem na wejsciu 63.

Taka pamiec o adresowaniu posrednim jest sto¬ sowana w realizacjach ukladów sterowania zapisem i odczytem komutatora czasowego wedlug wyna¬ lazku.

Fig. 8 przedstawia schematycznie strukture ko¬ mutatora czasowego zawierajacego N elementarnych multipleksów wejsciowych ea..,~N i jeden multipleks wyjsciowy s, w którym MTC1 jest ukladem pola¬ czen, MCLl ukladem sterowania odczytem MCEa...

MCEn ukladami sterowania zapisem, 6a...6N gene¬ ratorami numerów kanalów wejsciowych, 7 gene¬ ratorem numerów kanalów wyjsciowych.

Uklad polaczen MTC1 ma wejscie polaczone z N elementarnymi multipleksami ea...eN, przy czym zalozono, ze wszystkie one sa identyczne. Uklad polaczen MTC1 zawiera N obwodów zapisu la...IN polaczonych kazdy z jednym elementarnym multi¬ pleksem, N elementarnych pamieci buforowych 2a... 2N, przy czym kazda utworzona jest z Q slów o x elementach binarnych kazda, N ukladów zapisu 4a... 4N polaczonych z kazda elementarna pamiecia bu¬ forowa 2a...2N, N ukladów adresowania odczytu 5a.. 5N polaczonych z kazda elementarna pamiecia 2a...2N, obwód rozdzielczy 80 o N wyjsciach a...N i jednym wejsciem 81, przy czym kazde z N wyjsc jest po¬ laczone z obwodem adresowania odczytu, obwód odczytu 3 polaczony z N elementarnymi pamiecia¬ mi 2a....2N i jednoczesnie z multipleksem wyjscio¬ wym.

Kazdy generator numerów kanalów wejsciowych 62....6N dostarcza numery kanalów wejsciowych Ex...EN pod kontrola zegara hea...heN i sygnalu synchronizacji Tea...TeN, zwiazanych z kazdym elementarnym multipleksem wejsciowym. Genera¬ tor numerów kanalów wyjsciowych dostarcza nu¬ mery kanalów wyjsciowych s pod kontrola zegara hs i sygnalu synchronizacji zwiazanego z multi¬ pleksem wyjsciowym.

Kazdy z ukladów sterowania zapisem MCEa....

MCEn jest badz typu przedstawionego na fig. 1, badz na fig. 2 i tak na przyklad pamiec kazdego ukladu sterowania zapisem zawiera odpowiednio ea....eN slów o q punktach pamieci, kazdy uklad sterowania zapisem otrzymuje z urzadzen zewnetrz¬ nych numer Eai....ENi kanalu wejsciowego elemen¬ tarnego multipleksu zwiazanego z polaczeniem i elementarny numer pomocniczy Ql wolnego slowa z odpowiedniej elementarnej pamieci buforowej 2a....2N. Przebieg dzialania jest identyczny z dzia¬ laniem ukladów przedstawionych na fig. 1 lub 2.

Uklad sterowania odczytem MCLl i jego gene¬ rator numerów kanalów wyjsciowych 7 sa typu przedstawionego na fig. 1 lub typu przedstawio¬ nego na fig. 2. Uklad sterowania odczytem podaje poprzez wyjscie numery pomocnicze K do ukladu rozdzielczego 80 MTC1, przy czym numery pomoc¬ nicze K sa w ilosci równej sumie liczb Q slów pamieci N sterowania zapisem: K = I Qa. Numery pomocnicze a sa przesylane przez obwód rozdzielczy 80 do obwo¬ dów adresowania odczytem 5a....5N. Dzialanie ukla¬ du sterowania odczytem MCLl jest identyczne z dzialaniem ukladu sterowania odczytem z fig. 1 lub 2.

Fig. 9 przedstawia schematycznie strukture ko¬ mutatora czasowego zawierajacego jeden multipleks wejsciowy e i N multipleksów wyjsciowych sa...sN, w którym MTC2 jest ukladem polaczen, MCE1 ukladem sterowania zapisem, MCLa....MCLN ukla¬ dami sterowania odczytem, 6 generatorem numerów kanalów wejsciowych, 7a....7N generatorami nu¬ merów kanalów wyjsciowych.

Uklad polaczen MTC2 o polaczonym wejsciu z multipleksem wejsciowym e przesyla informacje przychodzace z tego multipleksu do elementarnych multipleksów wyjsciowych sa....sN, które sa iden¬ tyczne. Uklad polaczen MTC2 zawiera obwód zapisu 1 do zapisu wchodzacych informacji, N elementar¬ nych pamieci buforowych 2a...2N, polaczonych kazda z jednym elementarnym multipleksem wyjsciowym, a zawierajacych kazda Q slów o x elementach binarnych, N obwodów adresowania 'zapisu 4a,...4N polaczonych z kazda elementarna pamiecia bufo¬ rowa 2a....2N, N obwodów adresowania odczytu 5a...5N polaczonych z kazda elementarna pamiecia buforowa 2a....2N, obwód rozdzielczy 82 o N wyj¬ sciach a...N i jednym wejsciu 83, przy czym kazde z N wyjsc jest polaczone z obwodem adresowania zapisu, N obwodów odczytu 3a....3N polaczonych z N elementarnymi pamieciami buforowymi 2a....2N i jednoczesnie z kazdym elementarnym multiplek¬ sem wyjsciowym sa....sN.

Generator numerów kanalów wejsciowych 6 do¬ starcza numery kanalów wejsciowych E pod kon¬ trola zegara he i sygnalu sygnalizacji zwiazanego z multipleksem wejsciowym e. Kazdy z generatorów numerów kanalów wyjsciowych 7a....7N dostarcza numery kanalów wyjsciowych Sa....SN pod kontrola zegara hss...hsN i sygnalu synchronizacji Tsa...TsN zwiazanych z kazdym multipleksem wyjsciowym.

Uklad sterowania zapisem MCE1 i jego generator numerów kanalów wejsciowych sa typu przedsta¬ wionego na fig. 1, lub na fig. 2. Obwód sterowania zapisem podaje poprzez swoje wyjscie numery po¬ mocnicze K do obwodu rozdzielczego 82 ukladu polaczen MTC2, przy czym liczba numerów po¬ mocniczych K jest równa sumie Q slów ukladów N sterowania odczytem: K = E Qa. Numery pomoc- a nicze sa przesylane za pomoca obwodu rozdzielczego 82 do obwodów adresowania zapasu 4a....4N. Dzia¬ lanie ukladu sterowania zapisem MCJ21 jest iden¬ tyczne jak dzialanie ukladu sterowania zapisem z fig. 1 lub 2.

Kazdy z ukladów sterujacych odczytem MCLa....

MCLN jest typu przedstawionego na fig. 1 lub fig. 2.

Przykladowo pamiec kazdego ukladu sterowania 40 45 50 55 6015 3*1782 16 odczytem zawiera odpowiednio ea....eN slów o q , punktach pamieciowych. Kazdy uklad sterowania otrzymuje z zewnetrznych urzadzen numer Saj...

SNj kanalu wyjsciowego elementarnego multipleksu wyjsciowego, dla którego przeznaczona jest infor¬ macja pochodzaca z multipleksu wejsciowego e, i elementarny numer pomocniczy Ql wolnego slowa bufora w odpowiedniej elementarnej pamieci bufo¬ rowej 2a...2N ukladu polaczen. Dzialanie to jest iden¬ tyczne jak dzialanie ukladów z fig. 1 lub 2.

Jak juz zaznaczono istnieje kilka mozliwych spo¬ sobów wykonania komutatora czasowego. Nizej podane wzory okreslaja, dla róznych mozliwych typów komutatora, liczbe A punktów pamieciowych buforowej pamieci, czyli A elementów binarnych dla jednej pamieci buforowej w znanych wykona¬ niach systemów o kodzie binarnym i liczba B punktów pamieciowych pamieci ukladu sterowania, czyli elementów binarnych w przypadku stosowania systemu o kodzie binarnym, w oparciu o liczbe kanalów e multipleksów wejsciowych, liczbe ka¬ nalów s multipleksów wyjsciowych, maksymalna liczbe mozliwych jednoczesnych polaczen pomiedzy kanalami e i s, liczbe informacji dostarczanej przez jeden kanal: 1. W przypadku stosowania dwóch ukladów ste¬ rowania przy adresowaniu bezposrednim: Al = xk BI = (e + s)log2k 2. W przypadku stosowania jednego ukladu ste¬ rowania zapisem przy adresowaniu bezposrednim: A2 = xs B2 = e logz s 3. W przypadku stosowania jednego ukladu stero¬ wania odczytem przy adresowaniu bezposrednim: A3 = xe B3 = log2 e 4. W przypadku stosowania dwóch ukladów stero¬ wania przy adresowaniu posrednim: A'l = xk B'l = k log2 e . s . W przypadku stosowania jednego ukladu stero¬ wania przy adresowaniu posrednim: A'2 = xs B'2 = s log2 e 6. W przypadku stosowania jednego ukladu stero¬ wania odczytem przy adresowaniu posrednim: A'3 = x 2 B'3 = e log2 s Analizujac wyzej podane zaleznosci mozna stwier¬ dzic, ze komutatory czasowe o dwóch ukladach sterowania sa korzystne, jesli liczba k polaczen jest duzo mniejsza od liczby e lub s kanalów multi¬ pleksów wejsciowych i wyjsciowych. Jest to szcze¬ gólnie trafne dla komutatorów o adresowaniu po¬ srednim umozliwiajacych zastosowanie tylko po¬ trzebnej liczby slów pamieciowych z kazdej pamieci ukladów sterowania.

W przypadku stosowania ukladów sterowania o adresowaniu bezposrednim, komutatory czasowe o dwóch ukladach sterowania sa szczególnie ko¬ rzystne, gdy ma sie do czynienia ze stalymi pro¬ gramami polaczen. W takim przypadku pamieci ukladów sterowania sa pamieciami biernymi o duzej gestosci, co umozliwia na znaczne zmniejszenie objetosci urzadzenia.

Jesli multipleks wejsciowy ma bardzo mala liczbe kanalów, lub, jesli liczby kanalów multipleksu wej¬ sciowego i wyjsciowego sa równe, to zawsze mozna dopasowac do numeru kanalu wejsciowego Ei numer kanalu wyjsciowego Sj i wówczas komutator cza- tsowy nie jest blokowany.

Jednym z zastosowan komutatora czasowego jest wykonanie pola komutacji czasowej w oparciu o komutator czasowy wedlug wynalazku, zwlaszcza pola komutacyjnego laczy telefonicznych. W takim zastosowaniu multipleksy wejsciowe i wyjsciowe maja, ogólnie rzecz -biorac, jednakowa liczbe ka¬ nalów, te sama ramke T 125^ sek, zawierajaca np. 32 kanaly czasowe, przy czym korzystne jest przy zastosowaniu wynalazku, aby multipleksy zawieraly po 32 linie kazdy. Pamiec ukladu polaczeni kazda pamiec ukladów sterowania zawieraja wówczas 32 X 32 = 1024 slów kazda.

Taki komutator majacy taka sama ilosc linii wejsciowych co wyjsciowych nazywany jest ^kwa¬ dratowym" i jest bez blokady.

Claims (5)

Zastrzezenia patentowe

1. Komutator czasowy, dla centrali telekomuni- 20 kacyjnej zawierajacy uklad polaczen czasowych po¬ laczony z ukladem sterowania glównego, z multi¬ pleksem: wejsciowym i multipleksem wyjsciowym, przy czym multipleksy sa multipleksami z podzia¬ lem czasowym, a uklad sterowania glównego jest 25 polaczony z urzadzeniami sterowania centrali tele¬ komunikacyjnej, znamienny tym, ze uklad pola¬ czen MTC zawiera pamiec buforowa (2) polaczona z multipleksem wejsciowym (e) i z multipleksem wyjsciowym (s), blok adresowania zapisu i odczytu 30 (4, 5), a uklad sterowania glównego zawiera uklad sterowania zapisem (MCE) polaczony z blokiem adresowania zapisu i odczytu (4, 5) i jednoczesnie z generatorem numerów kanalów wejsciowych (6), przy czym uklad sterowania odczytu (MCL) pola¬ czony jest z blokiem adresowania zapisu i odczytu (4, 5) i jednoczesnie z generatorem numerów kana¬ lów wyjsciowych (7), a uklad sterowania zapisem (MCE) jest polaczony z urzadzeniem sterowania centrali poprzez linie numerów kanalów wejscio- . wych (Ei) i poprzez linie numerów pomocniczych (KI), przy czym uklad sterowania odczytem (MCL) jest polaczony z urzadzeniami sterowania centrali poprzez linie numerów kanalów wyjsciowych (Sj) i poprzez linie numerów pomocniczych (KI), a po¬ nadto pamiec buforowa (2) jest utworzona co naj- 45 mniej z tylu slów, ile wystepuje numerów pomoc¬ niczych.

2. Komutator czasowy wedlug zastrz. 1, znamien¬ ny tym, ze blok adresowania zapisu i odczytu za¬ wiera jeden obwód adresowania dla operacji zapisu i odczytu.

3. Komutator czasowy, wedlug zastrz. 1, zna- mienny tym, ze blok adresowania zapisu i odczytu jest utworzony z dwóch niezaleznych obwodów adresowania, jeden dla zapisu i drugi dla odczytu.

4. Komutator czasowy, wedlug zastrz. 1, zna¬ mienny tym, ze pamiec buforowa (2) jest pamiecia o gromadzeniu statycznym, w której ten sam ele¬ ment binarny informacji jest zapisany na czas trwania gromadzenia.

5. Komutator czasowy, wedlug zastrz. 1, zna¬ mienny tym, ze pamiec buforowa (2) jest pamiecia o gromadzeniu dynamicznym, której kazdy punkt pamieciowy jest Utworzony z rejestru skokowo 65 zamykanego na siebie i, w którym jest zapisane99 782 FIG.6 W 3Uf LJL FIG.8 41-^ Al x MTCi ea A An 'Bi 56 Bn eN W 7^m FIG.7 ^ m jA64 nm j__l m' I' ' -k 57 .60 V r^.r^HN k.lt Mn & l ;-k§8 V ¦n im I1 'A 59 67*| |*~ t 61 J» 6? Y 13 u 1N t} 4a 2a -5a 2n> PL—11—ln 70 , 6a. r° 71 ll!ijr-fi i™ 63 heNp-, TT MCEa 72 "lJJ 6N' MCEn 80 #" -O MCL1 .81 1 7 ft ENi Ql Ki Sj FIG.9 1 2a. 4a. crn /MTC2 33- f 5a JL 2NU NxJ TriN 3n. ^ Ei Ki SNj Qi