Przedmiotem wynalazku jest uklad do przesy¬ lania zakodowanych sygnalów, zwlaszcza dla cen¬ tral telefonicznych, wykorzystujacych kanaly cza¬ sowe dzialajace w oparciu o modulacje impulsowa kodowa.W znanych centralach na wejsciach sygnaly z linii sa próbkowane czestotliwoscia 8 kHz i kazda z próbek jest przetwarzana w sygnal osmiobitowy.Kazda z otrzymanych kombinacji osmiobitowych jiest pirzesylana równolegle osmiloma przewodami w bardzo krótkim przedziale czasowym, odpowia¬ dajacym okreslonemu kanalowi czasowemu. W ten sposób mozna na przyklad przesylac sygnaly w 256 kanalach czasowych. Okres przetwarzania przedzialów czasowych tego samego kanalu wyno¬ si 1,25 ns, podczas gdy czas trwania kazdego prze¬ dzialu czasowego wynosi w przyblizeniu 500 ns.Zespól wielokroci wejsciowych wybieraków wysy¬ la zatem sygnaly pochodzace z 256 linii. Poda¬ ne wartosci liczbowe nie sa wprawdzie obowiazu¬ jace, sa jednak powszechnie przyjmowane.Centrala musi zapewniac retransmisje kombina¬ cji zakodowanych sygnalów pojawiajacych sie w dowolnym przedziale czasowym zespolu wielokroci w dowolnym przedziale czasowym dowolnego ze¬ spolu wielokroci. Jest to zwiazane z operacjami przelaczania przestrzennego {laczenia od zespolu do zespolu) i przelaczania czasowego (laczenia od kanalu do kanalu). Operacje te sa wykonywane przez uklad, w którego sklad wchodza przelacz¬ niki i pamieci. Uklad ten moze na przyklad byc znanym ukladem typuxprzestrzenno-czasowo-p'rze- strzennego.Znany jest uklad do przesylania zakodowanych sygnalów, w którym jednakowo zbudowane zespo¬ ly wielokroci wejsciowych i wyjsciowych laczone poprzez lacza sa utworzone przez kanaly czasowe.Dla kanalów czasowych sa przeznaczone powtarza¬ jace sie przedzialy czasowe kanalów, z których kazdy przenosi kombinacje zakodowanych sygna¬ lów. Generator impulsów zegarowych jest dola¬ czony do zespolów wielokroci dla dostarczania do nich impulsu zegarowego na koncu kazdego prze¬ dzialu czasowego. Pomiedzy zespolami Wielokroci wejsciowych i wyjsciowych jest umieszczona co najmniej jedna pamiec mowy, która zawiera wej¬ scie, wyjscie i wiele pamieciowych komórek adre¬ sowych.Jednostka sterujaca operacja jest dolaczona do pamieci mowy i jest przystosowana do dzialania w tym samym przedziale czasowym przez odczyt z jednej z komórek pamieciowych kombinacji za¬ kodowanych sygnalów i dostarczania tej kombina¬ cji zakodowanych sygnalów do wyjscia pamieci mowy, zgodnie z odczytywanym adresem i do równoczesnego zapisu w jednej z komórek pamie¬ ciowych kombinacji zakodowanych sygnalów, uzy¬ skanej na wejsciu pamieci mowy zgodnie z ad- 95 4156541S a 4 resem, który ma byc zapisany. Przelacznik wej¬ sciowy jest umieszczony pomiedzy zespolami wie¬ lokroci wejsciowych i pamiecia mowy dla selek¬ tywnego dolaczenia dowolnego z wybranych ze¬ spolów wielokroci wejsciowych do pamieci mowy zgodnie z odpowiadajacym mu wejsciowym zespo¬ lem adresowym. Przelacznik wyjsciowy jest umie¬ szczony pomiedzy pamiecia mowy i zespolami wielokroci wyjsciowych dla selektywnego dola¬ czenia wyjscia pamieci mowy do dowolnego wy¬ branego zespolu wielokroci wyjsciowych zgodnie z odpowiadajacym mu wyjsciowym zespolem adre¬ sowym. / Zródlo adresowe zapisu jest dolaczone do pa¬ mieci mowy dla dostarczania do niej adresów za¬ pisu. Zródlo adresowe odczytu jest dolaczone do pamieci mowy dla dostarczenia do niej adresów odczytu. Zródlo adresowe zespolów wejsciowych jest dolaczone do przelacznika wejsciowego dla do¬ starczania do niego adresów zespolów wejscio¬ wych. Zródlo adresowe zespolów wyjsciowych jest dolaczone do przelacznika wyjsciowego dla do¬ starczania do niego adresów zespolów wyjscio¬ wych.Znana droga polaczenia kanalu wejsciowego pierwszej linii z kanalem wyjsciowym drugiej li¬ nii zawiera wiec dwa przelaczniki przestrzenne znajdujace sie po obu stronach komórki pamiecio¬ wej. Jeden z tych przelaczników umozliwia pola¬ czenie pamieci zespolami wielokroci wejsciowych, drugi umozliwia polaczenie pamieci z zespolami wielokroci wyjsciowych. W ten sposób w przedzia¬ le czasowym odpowiadajacym kanalowi wejscio¬ wemu zakodowana próbka przechodzi przez pierw¬ szy przelacznik i zostaje zapamietana w komórce pamieciowej. W przedziale czasowym odpowiada¬ jacym kanalowi wyjsciowemu i przez drugi prze¬ lacznik polaczony z odpowiednim zespolem wie¬ lokroci wyjsciowych zakodowana próbka z kana¬ lu wejsciowego, która zostala zapamietana w pa¬ mieci, jest retransmitowana do kanalu wyjsciowe¬ go. Polaczenie w przeciwnym kierunku, to jest polaczenie pomiedzy kanalem wyjsciowym pierw¬ szej linii i kanalem wejsciowym drugiej linii, jest zapewnione w taki sam sposób. Zwykle wykorzy¬ stuje sie te sama komórke pamieciowa.Dokladniej mówiac, w przedziale czasowym od¬ powiadajacym kanalowi wyjsciowemu drugiej li¬ nii komórka pamieciowa zostaje zwolniona w cza¬ sie retransmisji zakodowanej próbki. Zakladajac, ze zespoly wielokroci wejsciowych i wyjsciowych pracuja synchronicznie, odpowiedni przedzial cza¬ sowy jest jednoczesnie przedzialem kanalu wej¬ sciowego tej samej linii. Tak wiec w rozwazanej komórce mozna zapamietac zakodowana próbke podana w tej samej chwili przez kanal wejsciowy tej samej linii. Próbka zapamietana na miejscu wlasnie przeslanej próbki zostaje zapamietana w komórce pamieciowej, az do przedzialu czasowe¬ go odpowiadajacego pierwszej linii, kiedy to za¬ chodzi analogiczny przebieg przesylania.,W praktyce liczne niezbedne komórki pamiecio¬ we sa komórkami, tótóre naleza do kilku pamieci mowy. Z kazda z tych pamieci wspólpracuja dwa przelaczniki przestrzenne. W pamieci mowy w ka- \ zdym cyklu wytwarzajacym 125 mikrosekund trze¬ ba miec dwukrotnie dostep do kazdej komórki, raz w przedziale czasowym odpowiadajacym jed- nej linii i raz w przedziale czasowym odpowiada¬ jacym drugiej linii. Za kazdym razem oba prze¬ laczniki sa kierowane na odpowiednie zespoly wejsciowe i wyjsciowe.W znanej centrali czas stanowi czynnik kryty¬ czny. W odniesieniu do podanego /w opisie, prze¬ dzialu czasowego o dlugosci okolo 500 ns koniecz¬ ne jest uzyskanie dostepu do komórki pamiecio¬ wej i odczytanie zakodowanej próbki, która jest w niej zapamietana, skierowanie pierwszego prze¬ lacznika przestrzennego na zespól wielokroci wyj¬ sciowych, przeslanie zakodowanej próbki do ze¬ spolu wielokroci wyjsciowych, skierowanie dru- igiego przelacznika na zespól wielokroci wejscio¬ wych, odebranie zakodowanej próbki, która wy¬ stepuje w zespole wielokroci wejsciowych, uzy¬ skanie dostepu do tej samej komórki pamiecio¬ wej i zapisanie w niej odebranej próbki.Nawet przy zastosowaniu znanych szybkodziala- jacych ukladów elektronicznych wykonanie wszy¬ stkich tych operacji w tak krótkim czasie byloby trudne.Celem wynalazku jest opracowanie ukladu do przesylania zakodowanych sygnalów, w którym operacje przelaczania sa tak realizowane, ze umo¬ zliwiaja maksymalne wykorzystanie czasu oraz zwiekszenie szybkosci przesylania.Wedlug wynalazku uklad do przesylania zako¬ dowanych sygnalów zawiera rejestr wejsciowy, który jest wlaczony pomiedzy przelacznik wejscio¬ wy i wejscie pamieci mowy, przy czym rejestr wejsciowy jest dolaczony do generatora impulsów zegarowych dla sterowania rejestrem wejsciowym.Uklad zawiera tez rejestr wyjsciowy, który jest wlaczony pomiedzy wyjscie pamieci mowy i prze¬ lacznik wyjsciowy, przy czym rejestr wyjsciowy jest dolaczony do generatora impulsów zegarowych dla sterowania rejestrem wyjsciowym.Uklad sterujacy zródlem adresowym jest do¬ laczony do geineTatora impulsófw izeigiariowych dlia odbioru jego impulsów zegarowych i jest takze dolaczony do zródla adresowego, bedacego pamie¬ cia drogi polaczenia, utworzona przez wiele ko¬ mórek pamieciowych. Kazda komórka pamieciowa przystosowana jest do pamietania numerów zes¬ polów wielokroci wejsciowych i wyjsciowych i ad¬ resu abonenta. Komórki sa polaczone w cztery ze¬ spoly, stanowiace komórki zródla adresowego ze¬ spolów wejsciowych, komórki zródla adresowego zapisu, komórki zródla adresowego odczytu i ko¬ mórki zródla adresowego zespolów wyjsciowych, których zawartosc jest cyklicznie odczytywana w kolejnych przedzialach czasowych.Uklad wedlug wynalazku musi miec okreslone wlasnosci. Rejestr wejsciowy jest przystosowany do reagowania na otrzymywane impulsy zegarowe przez pamietanie kombinacji zakodowanych sygna¬ lów dostamczanych przez przelacznik wejsciowy na koncu kazdego przedzialu czasowego i odtwarzania tej kombinacji podczas nastepnego kolejnego prze- 40 45 50 55 6095415 dzialu czasowego na wejsciu pamieci mowy. Re¬ jestr wyjsciowy jest przystosowany do reagowa¬ nia na otrzymywane impulsy zegarowe przez pa¬ mietanie kombinacji zakodowanych sygnalów na wyjsciu pamieci mowy na koncu kazdego prze-* dzialu czasowego i odtwarzania tej kombinacji podczas nastepnego kolejnego przedzialu czasowe¬ go na wyjsciu przelacznika.Uklad sterujacy zródlem adresowym jest przy¬ stosowany do reagowania na otrzymywane impul¬ sy zegarowe przez pobudzanie komórek pamieci drogi polaczenia tak, ze dostarczaja one adres w odpowiedzi na kazdy impuls zegarowy w ten spo¬ sób, ze zamiast miec zródla adresowe czterech ze¬ spolów dostarczajace równoczesnie wszystkie czte¬ ry adresy dotyczace jednej i tej samej komórki, komórka zródla adresowego odczytu jest przysto¬ sowana do dostarczania adresu odczytu do pamie¬ ci mowy w pierwszym przedziale czasowym, ko¬ mórka zródla adresowego zespolów wyjsciowych do dostarczania adresu zespolów wyjsciowych do przelacznika wyjsciowego — w drugim przedziale czasowym nastepujacym po pierwszym przedziale czasowym, komórka zródla adresowego zespolów wejsciowych ido dostarczania adresu zespolu wej¬ sciowego do przelacznika wejsciowego — w trze¬ cim przedziale czasowym nastepujacym po dru¬ gim przedziale czasowym i komórka zródla adre¬ sowego zapisu do 'dostarczania adresu zapisu do pamieci mowy — w czwartym przedziale czaso¬ wym nastepujacym po trzecim przedziale czaso¬ wym.Poszczególne stopnie ukladu sa przystosowane do zabezpieczenia dzialania ukladu przelaczajacego do nakladania w czasie tak, ze przedzial czasu, gdy zaklcdiowamla próbka od jednego abonenta, 'która zo¬ stala odczytana w poprzednim cyklu w pamieci mowy, jest przesylana przez obwód przestrzenny ukladu, nastepuje równoczesny odczyt zaklodiowa- nej próbki od nastepnego abonenta w tej samej pamieci dla przystosowania do przeslania poprzez uklad w nastepnym cyklu.Przedmiot wynalazku jest przedstawiony w przykladach wykonania na rysunku, na którym fig. ii przedstawia schemat blokowy ukladu do realizowania kanalów czasowych wedlug wynalaz¬ ku, fig. 2 — zawartosc pamieci drogi polaczenia z fig. 1, fig. 3 — schemat blokowy proceduralny dla ukladu przesylowego wedlug wynalazku, fig. 4 — wykres czasowy ilustrujacy dzialanie ukladu przesylowego, fig. 5 — dzialanie ukladu przy kon¬ cu pnzfedzdialu czasowiego tb, flig. 6 — dzialanie ukladu na poczatku przedzialu czasowego tc, fig. 7 — dzialanie ukladu pod koniec przedzialu cza¬ sowego tc, fig. 8 — dzialanie ukladu na poczatku przedzialu czasowego td, fig. 9 — element adreso¬ wy.W sklad przedstawionego na fig. 1 ukladu do realizowania kanalów czasowych wchodza zespoly wielokroci wejsciowych GE1 do GEn. Kazdemu z tych zespolów wielokroci wejsciowych odpowiada jeden zespól wielokroci wyjsciowych GS1 do GSn.Zespoly wielokroci maja na przyklad 2S6 kanalów czasowych, a kazdemu z kanalów czasowych od¬ powiada przedzial czasowy dlugosci okolo 500 ns.Przedzialy czasowe sa oznaczone na dalszych figu¬ rach przez tO do t255. Okres powtarzania przedzia¬ lów czasowych kanalów wynosi H25 mikrosekund.Z zalozenia zespoly wielokroci sa synchronizowane, to znaczy ze przedzialy czasowa tO do t255 wyste¬ puja we wszystkich zespolach w tym samym cza¬ sie.Do realizacji polaczen uklad posiada kilka jed¬ nostek laczacych. W sklad pierwszej z nich wcho¬ dzi pamiec drogi polaczenia MT1, pamiec mowy . MP1, przelacznik zespolu wejsciowego CE1 i prze¬ lacznik zespolu wyjsciowego C&l. Na rysunku przedstawiono ponadto m-ta jednostke laczaca, w sklad -której wchodza pamieci MTm, MPm, a po¬ nadto przelaczniki CEm i CSm.Pamiec drogi polaczenia MT1 jest pamiecia o ,256 komórkach, odczytywana cyklicznie synchro¬ nicznie z przedzialami czasowymi kanalów czaso¬ wych zespolów wielokroci. W kazdej z komórek moze byc zapisany adres komórki pamieci mowy i numer zespolu wielokroci. Pamiec mowy MP1 moze zawierac do 128 komórek, z których kazda moze odpowiadac danemu polaczeniu. Te komórki sa laczone zgodnie z danymi pochodzacymi z pa¬ mieci drofei polaczenia MT1.Przelacznik CE1 sluzy do laczenia wejscia pa¬ mieci MP1 z dowolnym z zespolów wielokroci wej¬ sciowych zgodnie z danymi o polaczeniu pocho¬ dzacymi z jednej z komórek pamieci drogi pola¬ czenia.Przelacznik CS1 sluzy do laczenia wyjscia pa¬ mieci MF1 z dowolnym z zespolów wielokroci wyj¬ sciowych. Jak to zostanie pokazane, przelacznik CSl jest zawsze w takim samym polozeniu jak przelacznik CE1. Dzialanie tego ukladu zostanie opisane w oparciu o fig. 2 przy zalozeniu, ze ze¬ stawione jest polaczenie pomiedzy abonentem (A), któremu odpowiada przedzial czasowy tO kanalu czasowego zespolów wielokroci wejsciowych i wyj¬ sciowych GE1 i GS1 i abonentem (B), któremu odpowiada przedzial czasowy t78 w zespolach wie¬ lokroci wejsciowych i wyjsciowych GEn i GSn.Na rysunku przedstawiono rejestr wejsciowy RE i rejestr wyjsciowy RS, dolaczone do generatora impulsów zegarowych (C), które wspólpracuja z pamiecia MP1.Wedlug wynalazku pamiec drogi polaczenia MT1 jest zbudowana, ogólnie mówiac, jako uklad do podawania z ukladu m czterech adresów, zawie¬ rajacych komórki , SGE do podawania adresu ze¬ spolu Wielokroci wejsciowych komórki SIM do podawania adresu zapisu, komórki SLM do poda¬ wania adresu odczytu i komórki SGS do podawa¬ nia adresu zespolu wielokroci wyjsciowych.Fig. 2 przedstawia przykladowa zawartosc pa¬ mieci drogi polaczenia MT1. Kazdej komórce pa- miejci ctO do ct255 odpowiada prostokal;. W kazdym prostokacie pokazano numer Gl—Gn zespolu wie¬ lokroci wejsciowych i wyjsciowych, a takze adres jednej z komónek pamieci mowy, to i}es!t adres adO, adl07 i tak dalej. Komórki pamieciowe ctfr do ct255 sa odczytywane cyklicznie w przedzia¬ lach czasowych tO do t255. 40 45 50 55 6095415 7 8 Powyzsze informacje o drodze polaczeniowej, wprowadzane sa do pamieci MT1 przez icentralna jednostke sterujaca CU zgadnie z tym, jakie po¬ laczenie nalezy zostawic. Sposób wprowadzania tych informacji nie wchodzi w zakres wynalazku.W przedziale czasowym tO z komórki pamiecio¬ wej ctO wysylany jest numer Gl i aidmes adO. Nu¬ mer Gl jest przesylany równolegle do przelacz¬ ników CE1 i CS1. Przelaczniki CE1 i CS1 skiero¬ wane zostaja odpowiednio na zespoly wielokroci GE1 i GS1.Jednoczesnie adres adO zostaje przeslany do pa¬ mieci mowy MP1. W pamieci mowy MP1 w ko¬ mórce o adresie adO wykonywana jest operacja odczytu i zapisu.Informacja odczytana z komórki adO przeslana zostaje do zespolu wielokroci GS1 poprzez prze¬ lacznik CS1. Nastepnie informacja znajdujaca sie w zespole wielokroci GE1 po przeslaniu poprzez przelacznik CE1 na wejscie pamieci mowy MP1 zostaje zapamietana zamiast wlasnie odczytanej in¬ formacji o adresie adO. Tak wiec abonent A otrzy¬ muje wlasnie zakodowana próbke, podczas gdy wyslana przez niego próbka zostaje zapamietana.W przedziale czasowym t78 z komórki pamiecio¬ wej ct78 wyslany zostaje numer Gn i znowu adres adO. Przelaczniki CS1 i CE1 sa zgodnie z tym skierowane na zespoly GSn i GEn. Adres adO zo¬ staje przeslany do pamieci mowy MP1.Informacja odczytana z adresu adO przeslana zostaje do zespolu wielokroci wyjsciowych GSn poprzez przelacznik GS1. Za kolei informacja znaj¬ dujaca sie w zespole wielokroci wejsciowych GEn przeslana do pamieci MP1 poprzez przelacznik CE1 zostaje zapisana w komórce o adresie adO. Abo¬ nent (B) otrzymuje w ten sposób zakodowana próbke odebrana uprzednio od abonenta (A) i za¬ pisana w przedziale czasowym tO. Wyslana przez niego próbka zostaje zapisana w komórce o adre¬ sie adO, w celu zapamietania jej tam az do na¬ stepnego przedzialu czasowego tO, w którym infor¬ macja ta jest retransmitowana do abonenta A.Jak z tego wynika, rozwazane polaczenie pomie¬ dzy abonentami, którym odpowiadaja rózne kana¬ ly czasowe i rózne zespoly wielokroci, wymaga dwóch komórek pamieci drogi polaczenia MT1, które odpowiadaja tym przedzialom czasowym pa¬ mieci drogi polaczenia MT1, wymaga jednej ko¬ mórki pamieci mowy oraz wymaga ustawienia w odpowiednich przedzialach czasowych dwóch prze¬ laczników CS1 i CE1. W przypadku, gdy obu abo¬ nentom odpowiada . ten sam zespól wielokroci, dzialanie ukladu jest takie samo. Natomiast w przypadku, gdy obu abonentom odpowiada ten sam kanal czasowy w róznych zespolach, niezbedne jest zastosowanie ukladu laczacego w odpowied¬ niej budowie, który nie zostal przedstawiony na rysunku, poniewaz nie wchodzi w zakres wyna¬ lazku. i Ta sama jednostka laczaca moze realizowac do 128 polaczen, jedno na dwa przedzialy czasowe, kazdorazowo jednak przedzialy czasowe musza byc inne, niz przedzialy czasowe juz wykorzysta¬ ne. Z tego wlasnie powodu w ukladzie zastosowa¬ no takze inne identyczne jednostki laczace, takie jak jednostka MTm, MPm, CEm, CSm.Fig. 3 przedstawia schemat blokowy procedural¬ ny dla ukladu przesylowego wedlug wynalazku.Po lewej stronie figury pokazano droge polozenia dla abonenta A, o po prawej stronie — dla abo¬ nenta B. Informacja od tarczy numerowej D abo¬ nenta A jest przekazywana w przedziale czasowym to(A). Kazda komórka pamieci MT1 zawiera dane dotyczace numeru Gl—Gn zespolu wielokroci i dane dotyczace adresu adO—adl07. Dane dotycza¬ ce numeru Gl—Gn zespolu wielokroci sa przeka¬ zywane do przelaczników CE1(A) i CS1(B). Dane dotyczace adresu adO—ad!07 sa przekazywane do pamieci mowy MP1, przelacznika CE1 w kierunku od zespolu wielokroci wejsciowych GE1 do GEn i uzyskuje sie polaczenie do B zgodnie z prze¬ dzialem czasowym. Analogicznie przebiega droga polaczenia dla abonenta B.Fig. 4 przedstawia wykres czasowy dzialania róznych elementów ukladu z fig. 1. Na linii t przedstawione sa przedzialy czasowe ta, tb, te, td i tak dalej. Na linii LM przedstawione sa opera¬ cje odczytu w pamieci MP1. Na linii CS przed¬ stawione sa polozenia przyjmowane przez przelacz¬ nik wyjsciowy CS1; a na linii CE przedstawione sa polozenia przyjmowane przez przelacznik wej¬ sciowy CE1. Na linii IM przedstawione sa ope¬ racje zapisu w pamieci MP1. Operacje te doty¬ cza kazdorazowo pewnego lacza, to jest odpowia¬ daja kanalowi czasowemu w zespole wejsciowym i wyjsciowym, a takze dotycza komórki w pamie¬ ci MP1. Odpowiednie lacza sa oznaczone przez k, 1, m, n i tak dalej. Wreszcie na linii M przed¬ stawiono w kolejnosci operacje odczytu i zapisu w pamieci MP.1.Nalezy pamietac, ze w kazdym przedziale czaso¬ wym dla okreslonego polaczenia musi nastepowac przeniesienie zawartosci komórki pamieciowej do zespolu wielokroci wyjsciowych i przeniesienia kombinacji zakodowanych sygnalów w zespole wyjsciowym, która to kombinacje zakodowanych sygnalów nalezy zapamietac w rozwazanej komór¬ ce pamieciowej.Linia pogrubiona przedstawiono na fig. 4 ope¬ racje dotyczace lacza 1. Laczu 1 odpowiada kanal czasowy te w odpowiednich zespolach wielokroci wejsciowych i wyjsciowych, na przyklad w zespo¬ lach wielokroci GE1 i GS1, a takze komórka pa¬ mieciowa o adresie adO. Jak to przedstawiono na fig. 4 w przedziale czasowym tb, który bezposred¬ nio poprzedza przedzial czasowy te rozwazanego lacza 1 w pamieci MP1 wykonywana jest opera¬ cja odczytu. W tym celu element adresowy SLM dostarcza do pamieci MP1 adres adl odpowiedniej komórki pamieciowej i nastepuje odczyt kombi¬ nacji zakodowanych sygnalów zapisanej w tej ko¬ mórce w celu przeslania jej do rejestru RS. To przeslanie nastepuje dokladnie pod koniec prze¬ dzialu czasowego tb, na przyklad przez (bramko¬ wanie wyniku operacji odczytu. Odczytana infor¬ macja jest nastepnie 'Udostepniona przez rejestr RS na poczatku przedzialu czasowego te.Nastepnie w przedziale czasowym te przelacznic 40 45- 50 55 600 ki CE1 i CS1 sa kierowane na odpowiednie ze¬ spoly wielokroci wejsciowych i wyjsciowych GE1 i GS1 zgodnie z adresami pochodzacymi z ele¬ mentów SGE i SCS.Nastepnie rejestr RS pamieci MP1 jest laczony z zespolem wielokroci GS1 i odczytana wlasnie kombinacja zakodowanych sygnalów jest przesy¬ lana do tego zespolu wielokroci GS1 w odpowied¬ nim przedziale czasowym. Jednoczesnie zespól wie¬ lokroci wejsciowych GE1 podaje kombinacje za¬ kodowanych sygnalów pochodzaca z tego samego lacza. Poniewaz przelacznik CE1 jest skierowany na ten zespól wielokroci GE1, wiec kombinacja zakodowanych sygnalów zostaje przeslana do re¬ jestru wejsciowego RE pamieci MP1. [Przesylanie to trwa przez caly przedzial czasowy te i konczy sie zapisaniem doprowadzonej kombinacji zako¬ dowanych sygnalów w rejestrze RE.Na poczatku przedzialu czasowego td, fetory na¬ stepuje bezposrednio po przedziale czasowym te rozwazanego'^ polaczenia, w pamieci MP1 mastejpuje wykonanie operacji zapisu. W tym celu element adresowy SIM podaje adres odpowiedniej komór¬ ki do pamieci MP1, w tym przypadku Jest to ad¬ res adl, który wykorzystany byl w operacji od¬ czytu w przedziale czasowym tb. Kombinacja za¬ kodowanych sygnalów pochodzaca z zespolu wie¬ lokroci GE1, która znalazla sie w rejestrze RE pod koniec przedzialu czasowego te zostaje zapamie¬ tana we wspommianej komórce.Fig. 4 przedstawia ponadto operacje odpowiada¬ jace laczu k raoje odpowiadajace laczu m j(kanal czasowy td).Jak widac, operacje te nastepuja tak samo, jak to opisano z przesunieciem o jeden przedzial czaso¬ wy wprzód i wstecz.Dzieki zastosowamiu aiakladainiia w czasie jedno lacze jest przetwarzane w jednym przedziale cza¬ sowym, chociaz operacje dotyczace jednego lacza sa rozlozone na trzy przedzialy czasowe.Fig. 5 do 8 przedstawiaja proces nakladania w czasie i przedstawiaja dzialanie kazdego elementu ukladu w czasie trwania operacji dotyczacych la¬ cza 1.Fig. 6 przedstawia dzialanie ukladu przy kon¬ cu przedzialu czasowego tb. Przelaczniki CE1 i CSl sa skierowane na zespoly wielokroci GEk i GSk dla lacza k, podczas gdy w pamieci MPl na¬ stepuje odczyt zawartosci komórki o adresie adl dla lacza 1.Fig. 6 przedstawia dzialanie ukladu na poczatku przedzialu czasowego te. Przelaczniki sa skierowa¬ ne na zespoly wielokroci GE1 i GS1 lacza 1, pod¬ czas gdy w pamieci MPl nastepuje operacja zapi¬ su kombinacji zakodowanych zespolów pochodza¬ cej z lacza k w komórce o adresie adk.Fig. 7 i 8 przedstawiaja analogicznie dzialanie ukladu pod koniec przedzialu czasowego te i na poczatku przedzialu czasowego td, zgodinie z wy¬ kresem przedstawionym na fig. 4. Wreszcie, jak to przedstawiono na linii CS z fig. 4 — przelacz¬ nik CSl, skierowany jest na okreslony zespól wie¬ lokroci wyjsciowych w ciagu calego przedzialu czasowego, co oimozliwia przesylanie kombinacji lfr zakodowanych sygnalów w najkorzystniejszych, jezeli chodzi o czas warunkach. To samo stwier¬ dzenie dotyczy przelacznika CE1.Na linii M z fig. 4 przedstawione sa operacje od^ czytu LI, Lm i tak dalej i operacje zapisu Ik, II i tak dalej. Widoczne jest, ze pamiec MPl 'ma do dyspozycji caly przedzial czasowy na wykonanie operacji odczytu i zapisu. Stosunek czasu trwa¬ nia operacji odczytu i zapisu zalezy od zastoso- wainej techniki, konieczne jest tylko zakonczenie obu operacji w jednym przedziale czasowym.Wynalazek przydziela zatem (kazdemu elemento¬ wi ukladu caly przedzial czasowy dostepny przy przyjetym sposobie laczenia.Rozwazajac wymagania stawiane elementom ad¬ resowym, wynikajace z opisanego dzialania przed¬ stawionego na wykresie z fig. 4 widoczne Jest, ze ze wzgledu na polaczenie przelaczniki CE1 i CSl sa w tym czasie kierowane na zespoly wie¬ lokroci GE1 i GS1. Oba zespoly wielokroci moga zatem miec ten sam adres. W tych warunkach wystreza Jeden element adresowy wspólny dla obu zespolów wielokroci wejsciowych i wyjsciowych.Na fig. 9 przedstawiono element adresowy SGE/SGS, który sluzy do równoleglego podawa¬ nia adresów na przelaczniki CE1 i CSl.Nalezy zaznaczyc, ze elementy adresowe SLM i SIM musza podawac te same adresy, ale z prze- sunieciem w czasie nieco wiekszym niz jeden prze¬ dzial czasowy. Z tego powodu mozliwe jest w tym przypadku zastosowanie jednego wspólnego elementu adresowego, zwlaszcza, ze adresy te sa przeznaczone dla tej samej pamieci MP1. W sklad takiego elementu adresowego wchodzi generator adresowy SM do podawania adresu odczytu za kazdym razem, gdy przelacznik CM jest w polo¬ zeniu spoczynkowym, jak to przedstawiono na ry¬ sunku. Jednoczesnie adresy sa jprzesylane przez urzadzenie opózniajace RT i sa podawaine do pa¬ mieci MP1 za kazdym razem po uruchomieniu przelacznika CM. W ten sposób pamiec MP1 otrzy¬ muje adresy odczytu i zapisu w odpowiedniej ko¬ lejnosci generatora adresowego SM, co jest meto- 45 da ekonomiczna.Rozwiazania podane w opisie nie ograniczaja zakresu wynalazku i nalezy je uwazac za rozwia¬ zania przykladowe. Mozna rozwazyc równiez wie¬ le innych rozwiazan przykladowych, równiez wchodzacych w zakres wynalazku. W szczególnosci wartosci liczbowe zostaly podane jedynie dla ula¬ twienia zrozumienia wynalazku i w innych roz¬ wiazaniach przykladowych moga byc inne. PLThe subject of the invention is a system for transmitting coded signals, especially for telephone exchanges using time channels operating on the basis of code pulse modulation. In known switchboards, signals from the line are sampled with a frequency of 8 kHz and each sample is processed Each of the resulting eight-bit combinations is wired in parallel with osmilitary wires over a very short time interval, corresponding to a specific time channel. Thus, for example, signals can be sent over 256 time channels. The processing period of the time slots of the same channel is 1.25 ns, while the duration of each time slot is approximately 500 ns. The set of multiple input selectors thus outputs 256 lines. The given numerical values are not valid, but are generally accepted. The exchange must provide retransmissions of a combination of coded signals appearing in any time interval of a group of multiples in any time interval of any group of multiple times. This is related to spatial switching (team to team joining) and temporal switching (channel to channel joining) operations. These operations are performed by a system consisting of switches and memories. This system may, for example, be a known system of the x-space-time-spatial type. There is a known system for transmitting encoded signals in which equally constructed sets of input and output multiplicities connected by links are formed by time channels. For time channels, they are dedicated repeating channel time slots, each carrying a combination of coded signals. A clock pulse generator is connected to the multiple units to provide them with a clock pulse at the end of each time interval. At least one speech memory is placed between the Inputs and outputs Multiples which contain input, output and a plurality of memory address cells. An operation control unit is attached to the speech memory and is adapted to operate at the same time interval by reading from one of the memory cells of the combination of coded signals and supplying this combination of coded signals to the speech memory output according to the address read and to simultaneously write in one of the memory cells the combination of coded signals obtained at the speech memory input according to ad- 95 4156541S and the 4th resem to be saved. An input switch is positioned between the input and speech memory units to selectively link any of the selected input multiple units to the speech memory in accordance with the corresponding input address unit. An output switch is positioned between the speech memory and multiple output units to selectively connect the speech memory output to any selected multiple output unit according to its corresponding output address unit. The write address source is attached to the speech memory to provide the write addresses. The read address source is attached to speech memory to provide read addresses thereto. The address source of the input units is attached to the input switch for supplying the addresses of the input units thereto. The source for the address of the output units is attached to the output switch for supplying the addresses of the output units to it. The known route of connecting the input channel of the first line to the output channel of the second line, therefore, includes two spatial switches on either side of the memory cell. One of these switches allows you to connect the memory with sets of input multiples, the other allows you to connect the memory with sets of output multiples. In this way, in a time interval corresponding to the input channel, the coded sample passes through the first switch and is stored in a memory cell. In the time interval corresponding to the output channel and through a second switch connected to the appropriate set of output values, the coded sample from the input channel which has been stored in the memory is retransmitted to the output channel. The connection in the opposite direction, ie the connection between the output channel of the first line and the input channel of the second line, is provided in the same way. Usually the same memory cell is used. More specifically, in the time interval corresponding to the output channel of the second line the memory cell is released while the coded sample is retransmitted. Assuming that the sets of input and output multiples work synchronously, the corresponding time interval is also the input channel interval of the same line. Thus, in the cell under consideration it is possible to store the coded sample given at the same moment through the input channel of the same line. The sample stored in the place of the sample that has just been transferred is stored in a memory cell until the time slot corresponding to the first line, when an analogous transmission process takes place. In practice, many of the necessary memory cells are cells, which belong to several speech memories . Two spatial switches work with each of these memories. In speech memory, for each cycle producing 125 microseconds, you need to access each cell twice, once in a time slot corresponding to one line and once in a time slot corresponding to the second line. In each case, both switches are directed to the respective input and output units. In the known switchboard, time is the critical factor. With regard to the given description, it is necessary to access the memory cell and read the encoded sample which is stored in it, and direct the first spatial switch to the multiple output unit. input multiple times, sending the encoded sample to the multiple input unit, turning a second switch to the input multiple unit group, receiving the coded sample that appears on the input multiple times unit, accessing the same memory cell and saving Even with known high-speed electronic circuits, it would be difficult to perform all these operations in such a short time. The object of the invention is to develop a system for transmitting coded signals in which switching operations are carried out in such a way that maximum using time and increasing the speed of transmission. According to the invention, the system for The transmission of coded signals includes an input register which is connected between the input switch and the speech memory input, the input register being connected to a clock pulse generator to control the input register. The circuit also includes an output register which is connected between the speech memory output and an output switch, the output register being coupled to a clock pulse generator to control the output register. An address source control circuitry is coupled to a pulse and clock geineTator to receive its clock pulses and is also coupled to its address source being the memory connection path formed by a plurality of memory cells. Each memory cell is adapted to remember the numbers of input and output zones of multiple numbers and the subscriber's address. Cells are combined into four units, constituting the cells of the address source of the input bands, the cells of the write address source, the cells of the read address source and the cells of the address source of the output units, the contents of which are cyclically read at successive time intervals. have certain properties. The input register is adapted to respond to received clock pulses by remembering the combination of coded signals supplied by the input switch at the end of each time slot and playing that combination during the next consecutive time slot at the speech memory. The output register is adapted to respond to received clock pulses by storing a combination of encoded signals at the speech memory output at the end of each time slot and playing that combination during the next successive time slot at the switch output. the address source is adapted to respond to received clock pulses by energizing the memory cells of the link path so that they provide an address in response to each clock pulse in such a way that, instead of having the address sources of the four units supplying all four addresses relating to one and the same cell, the read address source cell is adapted to provide the read address to the speech memory in the first time slot, the source address cell of the output units to supply the address of the output units to the output switch - in the second time slot following the first wrong time slot, the input device address source cell for supplying the input device address to the input switch - in the third time slot following the second time slot, and the write address source cell for providing the write address to the speech memory - in the fourth time interval following the third time interval The steps of the circuit are arranged to secure the operation of the overlapping switching circuitry so that the time interval when a sample from one subscriber interfered, which was read in the previous cycle in of the speech memory, is transmitted through the spatial circuit of the circuit, the coded sample is read simultaneously from the next subscriber in the same memory to be adapted to be transmitted through the circuit in the next cycle. The subject of the invention is illustrated in the embodiments in the drawing in which Fig. ii shows block diagram of a circuit for channel realization according to the invention, Fig. 2 - memory content of the connection path of Fig. 1, Fig. 3 - procedural flowchart for the transmission system according to the invention, Fig. 4 - a time diagram illustrating the operation of the transmission system, Fig. 5 - operation of the transmission system at the end of the timeframe tb, flig. 6 - operation of the system at the beginning of time interval tc, FIG. 7 - operation of the system at the end of time interval tc, FIG. 8 - operation of the system at the beginning of time interval td, FIG. 9 - addressing element. 1 of the system for realizing the time channels, the complexes of input multiples GE1 to GEn are included. Each of these input multiple sets corresponds to one output multiple set GS1 to GSn. Multiple times sets have, for example, 2S6 time channels, and each time channel has a time interval of about 500 ns. The time intervals are denoted in the following figures by t0 to t255. The repetition period of the channels' time slots is H25 microseconds. It is assumed that the multiple units are synchronized, that is, the time intervals t0 to t255 occur in all units at the same time. The circuit has several connecting units for the connection. The first one includes the MT1 connection path memory, the speech memory. MP1, switch for input unit CE1 and switch for output unit C & l. The figure also shows the m-th connecting unit, which includes the memory MTm, MPm, and also switches CEm and CSm. The connection path memory MT1 is a memory of 256 cells, read cyclically synchronously with the time intervals of time channels. ¬ groups of multiple. In each of the cells the address of the speech memory cell and the number of the multiplicity complex can be written. The MP1 speech memory can contain up to 128 cells, each of which can correspond to a given call. These cells are connected according to the data from the memory of the MT1 connection. The switch CE1 is used to connect the input of the MP1 to any of the input multiplicity groups according to the connection data coming from one of the memory cells of the field path. The CS1 switch is used to connect the MF1 memory output to any of the multiple output sets. As will be shown, switch CS1 is always in the same position as switch CE1. The operation of this system will be described on the basis of Fig. 2, on the assumption that a connection is made between a subscriber (A) whose time interval t0 corresponds to the time channel of the input and output units GE1 and GS1 and the subscriber (B) to whom corresponds to the time interval t78 in the set of input and output values GEn and GSn. The figure shows the input register RE and the output register RS, connected to the clock pulse generator (C), which cooperate with the memory MP1. According to the invention, the connection path memory MT1 is constructed generally speaking, as a m-four address delivery system containing cells, SGE for inputting a Multiple address array of input SIM cells for giving a write address, SLM cells for giving a reading address and SGS cells for reporting address of the ensemble of the output multiples. 2 shows an example of the memory content of the MT1 connection path. Each memory cell from ctO to ct255 corresponds to a rectangle. Each rectangle shows the number Gl-Gn of the group of input and output multiples, as well as the address of one of the speech memory cells, then i} es! T address adO, adl07, and so on. Memory cells ctfr to ct255 are read cyclically at the time interval t0 to t255. 40 45 50 55 6095415 7 8 The above connection path information is entered into the MT1 memory by the central control unit CU according to the connection to be left. The method for entering this information does not fall within the scope of the invention. In the period t0, the number G1 and aidmes ad0 is sent from the memory cell ctO. The G1 number is sent parallel to switches CE1 and CS1. The switches CE1 and CS1 are directed to the multiple units GE1 and GS1, respectively. At the same time, the address ad0 is sent to the speech memory MP1. The read and write operation is performed in the speech memory MP1 in the cell with the address ad0. The information read from the cell ad0 is sent to the multi-multiplicity unit GS1 through the switch CS1. Then, the information contained in the multi-sequence unit GE1, after being sent through the switch CE1 to the speech memory input MP1, is stored instead of the information about the address ad0 just read. Thus subscriber A receives the just coded sample while the sample sent by him is stored. In time interval t78 from memory cell ct78 the number Gn is sent and again the address ad0. The switches CS1 and CE1 are accordingly aimed at units GSn and GEn. The adO address is sent to the MP1 speech memory. The information read from the adO address is sent to the set of output multiples GSn through the GS1 switch. In turn, the information contained in the set of input multiples GEn, sent to the memory MP1 through the CE1 switch, is stored in the cell with the address adO. The representative (B) thus receives the coded sample previously received from the subscriber (A) and stored in the time slot t0. The sample sent by him is stored in the cell with the address ad0 in order to store it there until the top time interval t0, in which this information is retransmitted to subscriber A. As it follows, the considered connection between for subscribers who correspond to different time channels and different sets of multiple times, it requires two memory cells of the MT1 connection path, which correspond to these memory cells of the MT1 connection path, requires one speech memory cell, and requires the setting of two memory cells in the appropriate time intervals. Connectors CS1 and CE1. In the event that both subscribers respond. the same complex of multiplicity, the operation of the system is the same. On the other hand, in the event that both subscribers have the same time channel on different units, it is necessary to use a linking arrangement in an appropriate structure, not shown in the drawing, as it does not fall within the scope of the invention. and The same interconnecting unit can make up to 128 connections, one for two time slots, but in each case the time slots must be different from the time slots already used. For this reason, the system also employs other identical joining units, such as the MTm, MPm, CEm, CSm. Fig. Units. 3 shows a flowchart of a transmission system according to the invention. The left-hand side of the figure shows the location path for subscriber A, right-hand side for subscriber B. Information from subscriber A's dial D is transmitted in the time interval to (AND). Each MT1 memory cell contains data for the GG-Gn of a multiplicity complex and data for the address adO-adl07. The data regarding the Gn-Gn number of the multiplicity unit is transmitted to switches CE1 (A) and CS1 (B). Data related to the address adO-ad! 07 are transferred to the speech memory MP1, switch CE1 in the direction from the set of input multiples GE1 to GEn, and the connection to B is obtained according to the time interval. The route of connection for subscriber B. Fig. 4 shows a timing diagram of the operation of the various elements of the system of Fig. 1. The time intervals ta, tb, te, td and so on are shown on the t line. The LM line shows the read operations in the MP1 memory. The CS1 line shows the positions taken by the CS1 output switch; and the CE1 line shows the positions taken by the CE1 input switch. On the IM line, the write operations in the MP1 memory are presented. These operations each relate to a certain link, that is, they correspond to the time channel in the input and output unit, and also to a cell in the MP1 memory. Suitable links are denoted by k, 1, m, n, and so on. Finally, on the M line, the read and write operations in the MP memory are presented in sequence. It should be remembered that in each time interval for a specific connection, the contents of the memory cell must be transferred to a set of output multiples and the combination of coded signals must be transferred in the output unit which combination of coded signals is to be stored in the memory cell under consideration. The bold line is shown in Fig. 4 for the operation of the link 1. Link 1 corresponds to the time channel those in the corresponding input and output multiplicity groups, for example in multiple sets of GE1 and GS1 as well as a memory cell with the address ad0. As shown in FIG. 4, the reading operation is performed in the time interval tb, which immediately precedes the time interval of the link 1 under consideration, in the memory MP1. For this purpose, the SLM address element supplies the memory MP1 with the address adl of the corresponding memory cell and the combination of encoded signals stored in this cell is read for transmission to the RS register. This transfer occurs exactly at the end of the time interval tb, for example by (gating the result of the read operation. The information read is then provided by the RS register at the beginning of the time interval te. Then in the time interval these switches 40 45-50). 55 600 k and CE1 and CS1 are directed to the appropriate multiple input and output groups GE1 and GS1 according to the addresses coming from the SGE and SCS elements. Then the RS register of the MP1 memory is connected to the multiplicity set GS1 and the combination of coded signals read out in the signals is At the same time, the input multiple GE1 gives the coded signal combination coming from the same junction. As switch CE1 is directed at this multiplicity GE1 set, the coded signal combination becomes sent to the input register RE of the MP1 memory. [This transmission continues for the entire interval of and ends with storing the led combination of coded signals in the RE register. At the beginning of the time period td, the stench immediately follows the time interval of the considered connection, and in the memory MP1 masters the execution of the write operation. For this purpose, the address element SIM gives the address of the corresponding cell to the memory MP1, in this case it is the address adl that was used in the reading operation in the time interval tb. The combination of the coded signals from the multiplier GE1, which entered the RE register at the end of the time interval, is also stored in the said cell. 4 also shows the operations corresponding to the connection of the cells corresponding to the link mj (time channel td). As can be seen, these operations are performed in the same way as described, with the shift of one time interval forward and backward. is processed on a single time frame, although the operations for one link are spread over three time frames. 5 to 8 show the superimposition process over time and represent the operation of each component of the system during the operation of the link 1.Fig. 6 shows the operation of the system at the end of the time interval tb. The switches CE1 and CSl are directed to the multiple units GEk and GSk for the link k, while in the memory MPl the contents of the cell with the address adl for the link 1.Fig are read. 6 shows the operation of the system at the beginning of the time period te. The switches are directed to the multiple units GE1 and GS1 of the link 1, while in the MPL memory the operation of saving the combination of coded sets originating from link k in the cell with the address adk.Fig takes place. 7 and 8 show analogously the operation of the circuit at the end of the time interval te and at the beginning of the time interval td according to the diagram in FIG. 4. Finally, as shown on the line CS of FIG. 4, switch CS1 is directed for a specific set of output values over the entire time interval, which makes it possible to transmit a combination of lfr of coded signals under the most favorable time-wise conditions. The same statement applies to the switch CE1. On line M of FIG. 4, read operations L1, Lm, and so on, and write operations Ik, II, and so on are shown. It is visible that the MPl 'memory has the whole time interval at its disposal to perform the read and write operations. The duration of the read-write operation depends on the technique used, it is only necessary to complete both operations in one time slot. The invention therefore allocates (to each component of the system the entire time interval available for the chosen method of connection. Considering the requirements for the ad elements) 4 It can be seen that, due to the combination of the switches CE1 and CSl, are directed at the multi-roundness units GE1 and GS1 at this time. Both units of multiple sizes can therefore have the same In these conditions, there is one address element common to both input and output multiplicity groups. Fig. 9 shows the SGE / SGS address element, which is used to supply addresses to the switches CE1 and CSl simultaneously. It should be noted that the address elements SLM and the SIM must give the same addresses, but with a time shift of slightly more than one time slot. e is in this case the use of one common address element, especially since these addresses are intended for the same MP1 memory. Such address element includes an address generator SM for providing a reading address each time the switch CM is in the rest position as shown in the figure. At the same time, the addresses are transmitted by the RT delay device and fed into the MP1 memory each time the CM switch is actuated. Thus, the memory MP1 receives the read and write addresses in the appropriate order of the address generator SM, which is an economic method. The solutions given in the description do not limit the scope of the invention and should be considered exemplary solutions. Many other example solutions are also contemplated and fall within the scope of the invention. In particular, the numerical values are given only to facilitate understanding of the invention, and may be different in other example embodiments. PL