Przedmiotem wynalazku jest cyfrowe urzadzenie do badania parametrów przerywaczy elektromechanicz¬ nych, a zwlaszcza przerywaczy swiatel kierunkowskazów samochodowych. W celu sprawdzenia poprawnosci dzialania przerywaczy swiatel kierunkowskazów nalezy wyznaczyc nastepujace parametry: czestotliwosc la¬ czen, czas trwania pierwszego zalaczenia, czas trwania pierwszego wylaczenia oraz wspólczynnik zwarcia stano¬ wiacy stosunek czasu zwarcia zestyków przerywacza do pelnego cyklu pracy przerywacza.Znane urzadzenie probiercze stosowane do tego celu jest wyposazone w licznik elektromechaniczny zliczajacy liczbe cykli laczeniowych, polaczony z badanym przerywaczem za posrednictwem generatora impul¬ sów wzorcowych oraz wzmacniacza napieciowego.Urzadzenie wyposazone jest ponadto w dwa mierniki magnetoelektryczne polaczone z badanym przerywa¬ czem poprzez uklad lampowego przetwornika analogowego przeksztalcajacego mierzony czas na napiecie. Jeden z mierników mierzy czas pierwszego zalaczenia, a drugi mierzy czas pierwszego wylaczenia. Do odmierzania czasu trwania pomiaru zastosowano zegar elektryczny zasilany z sieci o czestotliwosci 50 Hz.Mierniki magnetoelektryczne *wykorzystuje sie równiez do wyznaczania wspólczynnika zwarcia. W tym celu, w czasie gdy przerywacz juz pracuje, wlacza sie uklad pomiarowy na okres jednego cyklu, po czym na podstawie wskazan obydwu mierników oblicza sie stosunek ti m = — t2 gdzie: tx — czas pierwszego zalaczenia t2 — czas pierwszego wylaczenia.Po czym ze wzoru K = m 1 +ni oblicza sie wspólczynnik zwarcia K.1 95 175 Urzadzenie to nie wskazuje bezposrednio ani stosunku m ani wspólczynnika zwarcia K. Dokladnosc wyko¬ nywanych pomiarów jest rzedu 2,5 - 5$.dla czasów tx i t2 oraz rzedu 10% dla wspólczynnika zwarcia K, a wiec dokladnosc ta jest niewielka. Urzadzenie nic jest przystosowane do wspólpracy z przyrzadami rejestrujacymi lub systemem centralnej rejestracji danych.Tych wad nie posiada urzadzenie wedlug wynalazku, w którym do wyznaczania wszystkich parametrów badanego przerywacza zastosowano bezposredni pomiar cyfrowy.W urzadzeniu wedlug wynalazku wyjscie badanego przerywacza obciazonego zespolem odpowiednio do¬ branych zarówek i zasilanego za posrednictwem ukladu sterujacego, jest polaczone poprzez uklad formujacy i uklad sterujacy z pierwsza bramka wlaczona pomiedzy wyjscie generatora impulsów wzorcowych a wejscie trójczlonowego dzielnika czestotliwosci, który za posrednictwem drugiej bramki jest polaczony z wejsciem pierwszego licznika zliczajacego impulsy odpowiadajace czasowi trwania próby.Wyjscie wymienionego licznika jest polaczone z wejsciem dekodera polaczonego z wejsciem drugiej bramki oraz wejsciem trzeciej bramki wlaczonej na wejscie drugiego licznika zliczajacego impulsy odpowiadajace czesto¬ tliwosci laczen badanego przerywacza. Dekoder jest polaczony ponadto z wejsciem czwartej bramki wlaczonej na wejscie trzeciego licznika okreslajacego wspólczynnik zwarcia.Wejscie czwartej bramki jest polaczone z czwartym czlonem dzielnika czestotliwosci polaczonym z piata bramka przylaczona do wyjscia pierwszego czlonu dzielnika czestotliwosci oraz do wyjscia ukladu przelaczaja¬ cego. Wejscie czwartej bramki polaczone jest ponadto z ukladem sterujacym. Jedno z wejsc ukladu przelaczaja¬ cego jest polaczone z ukladem sterujacym, drugie z ukladem formujacym, a trzecie jest polaczone z wyjsciem trzeciego czlonu dzielnika czestotliwosci.Wyjscie ukladu przelaczajacego jest polaczone z wejsciem pierwszego ukladu pamietajacego wyzwalanego pierwszym dodatnim zboczem odpowiednio uformowanego sygnalu z przerywacza oraz z wejsciem drugiego ukladu pamietajacego wyzwalanego pierwszym ujemnym zboczem tego samego sygnalu z przerywacza. Wyjscie pierwszego ukladu pamietajacego jest polaczone z szósta bramka wlaczona na wejscie czwartego licznika zlicza¬ jacego impulsy odpowiadajace czasowi pierwszego zalaczenia, a wyjscie drugiego ukladu pamietajacego jest polaczone z siódma bramka wlaczona na wejscie piatego licznika zliczajacego impulsy odpowiadajace czasowi pierwszego wylaczenia.Wejscie bramki szóstej oraz wejscie bramki siódmej sa ponadto polaczone z wyjsciem drugiego czlonu dzielnika czestotliwosci. Wszystkie czlony dzielnika czestotliwosci oraz wszystkie liczniki sa polaczone linia zerowania z ukladem sterujacym generujacym sygnal zerowania.Poszczególne czlony dzielnika czestotliwosci posiadaja stosunek podzialu, odpowiednio —-, — ,—-, , gdzie N czestotliwosc impulsów generatora wzorcowego. Do jednego z wejsc badanego przerywacza jest 6x l(r przylaczony uklad dopasowujacy o wyjsciu przystosowanym do podlaczenia przyrzadu rejestrujacego.Urzadzenie wedlug wynalazku pozwala na wykonywanie bezposredniego pomiaru wszystkich badanych parametrów. Zapewnia duza dokladnosc i niezawodnosc pomiaru. Jest niewrazliwe na zaklócenia. Sygnalizuje wszelkie niezgodne z wymaganiami wartosci któregokolwiek z badanych parametrów.Przedmiot wynalazku jest przedstawiony w przykladzie wykonania uwidocznionym na rysunku przedsta¬ wiajacym schemat blokowy urzadzenia.Urzadzenie zawiera uklad formujacy UF polaczony z ukladem przelaczajacym UP oraz z ukladem steruja¬ cym US, za posrednictwem którego uklad formujacy UF jest polaczony z bramka Bi wlaczona pomiedzy wyjscie generatora GW wytwarzajacego impulsy wzorcowe o czestotliwosci N, a trzy czlony DCzi, DCz2, DCz3 N N N dzielnika czestotliwosci o stosunku podzialu odpowiednio —-, —-, —. Trzeci czlon DCz3 dzielnika jest 102 103 105 polaczony poprzez bramke B2 z licznikiem Li zliczajacym impulsy odpowiadajace czasowi trwania próby tp. Do wyjscia licznika Li jest przylaczony dekoder DEK polaczony z bramka B2, z bramka B3 wlaczona na wejscie licznika L2 zliczajacego impulsy odpowiadajace czestosci laczen przerywacza P oraz z bramka B4 wlaczona na wejscie licznika L3 okreslajacego wspólczynnik zwarcia K przerywacza P.Wyjscie bramki B4 jest polaczone nadto z ukladem sterujacym US. Wejscie bramki B4 jest polaczone N z czwartym czlonem DCz4 dzielnika czestotliwosci o stosunku podzialu polaczonym poprzez bramke 6x 102 B5 z wyjsciem pierwszego czlonu DCzi dzielnika czestotliwosci. Bramka B5 jest polaczona ponadto z wyjsciem ukladu przelaczajacego UP polaczonego z wyjsciem czlonu DCz3 dzielnika czestotliwosci, z wejsciem ukladu pamietajacego UPi, z wejsciem ukladu pamietajacego UP2 oraz wejsciem bramki B3. Wyjscie ukladu pamietaja-95175 3 cego UP| jesl polaczone za posrednictwem bramki B6 z licznikiem L4 zliczajacym impulsy odpowiadajace czasowi pierwszego zalaczenia ti, a wyjscie ukladu pamietajacego UP2 jest polaczone za posrednictwem bramki B7 z licznikiem L5 zliczajacym impulsy odpowiadajace czasowi pierwszego wylaczenia t2. Obydwie bramki B6 i B7 sa polaczone z wyjsciem drugiego czlonu DCz2 dzielnika czestotliwosci.Wszystkie czlony DCzi, DCz2, DCz3, DCz4 oraz wszystkie liczniki !.], L2, L3, L4 i L5 sa polaczone linia zerowania z ukladem sterujacym US generujacym sygnal zerowania.Badany przerywacz P obciazony zestawem zarówek swiatel kierunkowskazów wlaczanych za pomoca wylacznika W sterowanego z ukladu sterujacego US, jest przylaczony do jednego z wyjsc ukladu sterujacego US oraz do wejscia ukladu formujacego UF, przeksztalcajacego sygnal przerywacza na odpowiednio uformowany sygnal startu Ust oraz sygnal pomiarowy Uf. Z badanym przerywaczem P polaczony jest nadto uklad dopasowu¬ jacy UD o wyjsciu WY przystosowanym do przylaczenia urzadzenia rejestrujacego.Uklad sterujacy posiada szereg wejsc 1, 2, 3, 4, 5 i 6, do których sa doprowadzane z zewnatrz, odpowie¬ dnio, sygnaly: zasilanie, pomiar, kontrola, kasowanie, wybór obciazenia. Uklad sterujacy zawiera czlon zabezpie¬ czajacy przed blednym pomiarem w przypadku chwilowych zaników napiecia w sieci zasilajacej.Dzialanie urzadzenia wedlug wynalazku jest opisane nizej. Po wlaczeniu zasilania urzadzenia pomiarowego i wybraniu jednego z trzech zestawów zarówek ukladu obciazenia UO nastepuje uruchomienie pomiaru przez nacisniecie odpowiedniego przycisku ukladu sterujacego US.Badany przerywacz P zostaje zasilony napieciem i na wejsciu ukladu formujacego UF pojawia sie sygnal Up, który w ukladzie formujacym UF jest przeksztalcany na sygnal startu Ust odblokowujacy bramke Bi.Jednoczesnie w ukladzie sterujacym US zostaje skasowany sygnal zerujacy wszystkie dzielniki czestotliwosci i wszystkie liczniki. Rozpoczyna sie pomiar czasu trwania próby tp oraz wszystkich parametrów badanego przerywacza P. Po odblokowaniu bramki Bi impulsy wzorcowe z generatora GW poprzez czlony dzielnika czestotliwosci DCzi, DCz2, DCz3 i bramke B2 sa doprowadzane do licznika Lt zliczajacego impulsy odpowiada¬ jace czasowi trwania cyklu pomiarowego. Równoczesnie do licznika L4 zliczajacego impulsy odpowiadajace czasowi pierwszego zalaczenia tx doprowadzane sa poprzez bramke B6 impulsy z wyjscia drugiego czlonu DCz2 dzielnika czestotliwosci.W chwili gdy nastapi pierwsze zamkniecie zestyku badanego przerywacza P, na wejsciu ukladu pamietajace¬ go UPi sterowanego z ukladu formujacego UF pojawia sie pierwsze dodatnie zbocze sygnalu Uf* które spowodu¬ je zablokowanie bramki B6 do konca cyklu pomiarowego. Stan licznika L4 odpowiada czasowi trwania pierwsze¬ go zalaczenia ti przerywacza P. Podobnie do licznika L5 zliczajacego impulsy odpowiadajace czasowi pierwszego wylaczenia t2 doprowadzone sa poprzez bramke B7 impulsy z wyjscia drugiego czlonu DCz2 dzielnika czestotli¬ wosci. W chwili gdy nastapi pierwsze otwarcie zestyku przerywacza P na wejsciu ukladu pamietajacego UP2 sterowanego z ukladu formujacego UF pojawi sie pierwsze ujemne zbocze sygnalu Uf, które uruchomi czlon pamietajacy UP2 i zablokuje bramke B7 do konca pomiaru. Stan licznika L5 odpowiada czasowi trwania pier¬ wszego wylaczenia t2 przerywacza P.W tym czasie licznik L2 sluzacy do pomiaru czestotliwosci laczen zlicza wszystkie impulsy wytwarzane w chwili kazdorazowego otwarcia zestyku przerywacza P. Impulsy te sa doprowadzane do licznika 1^ poprzez bramke B3 z ukladu przelaczajacego UP. Równoczesnie do licznika L3 sluzacego do pomiaru wspólczynnika zwarcia K doprowadzone sa poprzez bramke B5 i czwarty czlon DCz4 dzielnika czestotliwosci oraz bramke B4, impulsy z wyjscia drugiego czlonu DCz2 dzielnika czestotliwosci. Bramka B5 sterowana jest ponadto sygnalem Uf z ukladu formujacego UF i odblokowana jest tylko w tych przedzialach czasu, gdy zestyk przerywacza P jest zamkniety.Po uplywie czasu próby tp sygnal z dekodera DEK blokuje bramke B2, bramke B3 oraz bramke B4 .Równoczesnie z wyjscia bramki B4 zostaje wyslany sygnal „stop" do ukladu sterujacego US, który wylacza zasilanie przerywacza P oraz powoduje zablokowanie bramki Bi. Wyniki pomiaru czasu trwania próby tp, czesto¬ tliwosci laczen f, wspólczynnika zwarcia K oraz czasu pierwszego zalaczenia ti i czasu pierwszego wylaczenia t2 zostaja wyswietlone na wskaznikach cyfrowych liczników Li, L2, L3, L4 oraz L5.Zastosowany w urzadzeniu uklad kontroli zaniku napiecia uniemozliwia bledny pomiar parametrów impulsów przerywacza w przypadku chwilowego zaniku napiecia zasilania lub jego spadku ponizej dopuszczalnej wartosci, poprzez wymuszenie przerwania cyklu pomiarowego i wyzerowanie ukladów pomiarowych przy jedno¬ czesnym sygnalizowaniu tego stanu. Po ustapieniu zaklócenia uklad zaniku napiecia odmierza pewien czas martwy, a nastepnie wysyla sygnal „start" rozpoczecia cyklu pomiarowego.Gdy zaistnieje koniecznosc powtórnego przerwania pomiarów z podanych wyzej przyczyn, uklad ten powoduje trwale wylaczenie urzadzenia, które mozna w tym przypadku uruchomic jedynie odpowiednim przyciskiem. Stan „trwalego wylaczenia" jest specjalnie sygnalizowany. Opisany powyzej schemat dzialania ukladu kontroli zaniku napiecia obowiazuje równiez gdy obnizenie napiecia nastapi przed rozpoczeciem cyklu pomiarowego lub w chwili jego rozpoczecia. i4 95175 PLThe subject of the invention is a digital device for testing the parameters of electromechanical interrupters, and in particular the light interrupters of automotive indicators. In order to check the correct operation of the direction indicator light interrupters, the following parameters should be determined: switching frequency, duration of the first switching on, duration of the first disconnection and the short-circuit factor being the ratio of the short-circuit time of the circuit-breaker contacts to the full cycle of the circuit-breaker operation. The device is equipped with an electromechanical meter counting the number of switching cycles, connected to the tested interrupter via a reference pulse generator and a voltage amplifier. The device is also equipped with two magnetoelectric meters connected to the tested interrupter through the circuit of the tube transforming the analog converter transforming the analog transformer. . One meter measures the first turn on time and the other measures the first turn off time. An electric clock powered from a network with a frequency of 50 Hz was used to measure the duration of the measurement. Magnetoelectric meters * are also used to determine the short-circuit factor. For this purpose, when the breaker is already working, the measuring system is turned on for a period of one cycle, and then, based on the indications of both meters, the ratio ti m = - t2 is calculated where: tx - time of the first switching on t2 - time of the first switching off. with the formula K = m 1 + n, the short-circuit factor K is calculated.1 95 175 This device does not directly indicate the short-circuit ratio m or the short-circuit factor K. The accuracy of the measurements is in the order of 2.5 - 5 $ for the times tx and t2 and of the order of 10% for the short-circuit factor K, so the accuracy is low. The device is not adapted to work with recording devices or a central data recording system. The device according to the invention does not have these disadvantages, in which a direct digital measurement was used to determine all parameters of the tested chopper. In the device according to the invention, the output of the tested chopper loaded with a set of appropriately selected bulbs and powered by a control circuit, it is connected via a shaper and control circuit with the first gate connected between the output of the reference pulse generator and the input of the three-part frequency divider, which, through the second gate, is connected to the input of the first pulse counter corresponding to the duration of the test. the counter is connected to the input of the decoder connected to the input of the second gate and the input of the third gate connected to the input of the second counter, counting the pulses corresponding to the frequency of connections of the tested about the circuit breaker. The decoder is also connected to the input of the fourth gate connected to the input of the third counter defining the short-circuit factor. The input of the fourth gate is connected to the fourth part of the frequency divider connected to the fifth gate connected to the output of the first part of the frequency divider and to the output of the switching circuit. The input of the fourth gate is also connected to the control system. One of the inputs of the switching circuit is connected to the control circuit, the other to the shaper, and the third is connected to the output of the third frequency divider. The output of the switching circuit is connected to the input of the first memory circuit triggered by the first positive edge input of the second memory circuit, triggered by the first negative edge of the same signal from the chopper. The output of the first memory chip is connected to the sixth gate on the input of the fourth counter which counts the pulses corresponding to the time of the first switching on, and the output of the second storage circuit is connected to the seventh gate switched on to the input of the fifth counter counting the pulses of the first switching on. the seventh gate is further connected to the output of the second term of the frequency divider. All parts of the frequency divider and all counters are connected to the reset line with the control that generates the reset signal. The individual parts of the frequency divider have a division ratio of —-, -, —-, respectively, where N is the frequency of the pulses of the reference generator. One of the inputs of the tested chopper is 6x l (r connected matching circuit with an output adapted to connect a recording device. The device according to the invention allows for direct measurement of all tested parameters. It ensures high accuracy and reliability of measurement. It is insensitive to interference. Signals any inconsistency with The subject of the invention is presented in the embodiment shown in the drawing showing the block diagram of the device. The device includes a UF forming system connected with the UP switching circuit and with the US control circuit through which the UF forming circuit is connected with the gate Bi connected between the output of the generator GW producing the reference pulses of frequency N, and the three members of the frequency divider DCzi, DCz2, DCz3 NNN with the division ratio ---, -, - respectively. The third member of the divider DCz3 is connected through b B2 frame with a Li counter counting the pulses corresponding to the test duration tp. The decoder DEK connected to the gate B2 is connected to the output of the Li counter, with the gate B3 connected to the input of the L2 counter counting the pulses corresponding to the frequency of connections of the interrupter P, and with the gate B4 connected to the input of the counter L3 defining the short-circuit factor K of the interrupter P. The output of the gate above B4 is connected to the counter L2 with US control system. The input of the gate B4 is connected N to the fourth part of the frequency divider DCz4 with the division ratio connected through a gate 6x 102 B5 to the output of the first term of the frequency divider DCz1. The gate B5 is also connected to the output of the switching circuit UP connected to the output of the frequency divider DCz3, to the input of the memory circuit UPi, to the input of the memory circuit UP2 and to the input of the gate B3. Memory output 95175 3 UP | If it is connected via the gate B6 to a counter L4 counting the pulses corresponding to the time of the first switching on ti, and the output of the memory device UP2 is connected via the gate B7 to a counter L5 counting the pulses corresponding to the time of the first switching off t2. Both gates B6 and B7 are connected to the output of the second frequency divider DCz2. All DCzi, DCz2, DCz3, DCz4 and all counters!], L2, L3, L4 and L5 are connected to the reset line with the US control unit generating the reset signal. The tested interrupter P, loaded with a set of bulbs, the direction indicator lights switched on by the switch W, controlled from the US control system, is connected to one of the outputs of the US control system and to the input of the forming system UF, which transforms the interrupter signal into a properly shaped start signal, U-shaped. The tested interrupter P is also connected to the matching circuit UD with the output WY adapted to the connection of a recording device. The control circuit has a series of inputs 1, 2, 3, 4, 5 and 6, to which signals are supplied from the outside. : power supply, measurement, control, reset, load selection. The control circuit includes a protection device against erroneous measurement in the event of momentary voltage outages in the supply network. Operation of the device according to the invention is described below. After switching on the power supply of the measuring device and selecting one of the three sets of the load system UO, the measurement is started by pressing the appropriate button of the control system US. The tested interrupter P is supplied with voltage and the Up signal appears at the input of the forming system UF, which in the forming system UF is the transformer at the start signal Set unlocking the Bi-gate. At the same time, the signal in the US control system resets all frequency dividers and all counters. The measurement of the test duration tp and all parameters of the investigated chopper P begins. After unblocking the gate Bi, the reference pulses from the generator GW through the frequency divider DCz1, DCz2, DCz3 and gate B2 are fed to the counter Lt counting the pulses corresponding to the duration of the measurement cycle. Simultaneously, to the counter L4 counting the pulses corresponding to the time of the first switching on tx, pulses from the output of the second DCz2 part of the frequency divider are supplied through the B6 gate. At the moment when the first contact closure of the tested interrupter P takes place, on the input of the memory circuit appearing from the UPi system controlled by the UPi system the first positive edge of the Uf * signal which will cause the blocking of the gate B6 until the end of the measuring cycle. The state of the counter L4 corresponds to the duration of the first switching on ti of the breaker P. Similar to the counter L5 counting the pulses corresponding to the time of the first switching off t2, pulses from the output of the second frequency divider DCz2 are supplied through the gate B7. At the moment when the first opening of the P chopper contact occurs on the input of the memory unit UP2 controlled from the forming system UF, the first negative edge of the Uf signal will appear, which will activate the memory unit UP2 and block the gate B7 until the end of the measurement. The counter status L5 corresponds to the duration of the first switch-off t2 of the breaker P. During this time, the counter L2, used to measure the switching frequency, counts all the pulses generated at the time of opening the breaker contact each time. These pulses are fed to the counter 1 ^ through the gate B3 from the UP switching system. At the same time, to the meter L3 used to measure the short-circuit factor K, pulses from the output of the second part of the frequency divider DCz2 are fed through the gate B5 and the fourth member of the frequency divider DCz4 and the gate B4. Moreover, the B5 gate is controlled by the Uf signal from the UF forming system and it is unblocked only in those time intervals when the P is closed. After the test time tp, the signal from the DEK decoder blocks the B2 gate, B3 gate and B4 gate. Simultaneously with the gate output B4 sends a "stop" signal to the control system US, which turns off the power supply of the chopper P and causes the blocking of the gate Bi. The measurement results of the test duration tp, the switching frequency f, the short-circuit factor K and the time of the first switch on ti and the time of the first switch off t2 are displayed on the digital indicators of the Li, L2, L3, L4 and L5 counters. The voltage decay control system used in the device prevents erroneous measurement of the chopper pulse parameters in the event of a temporary loss of supply voltage or its drop below the permissible value, by forcing the interruption of the measurement cycle and resetting the measuring systems while signaling this state After the interruption is resolved, the voltage decay system measures a certain dead time, and then sends a "start" signal to start the measurement cycle. When it is necessary to interrupt the measurements again for the reasons given above, this system permanently switches the device off, which in this case can only be started by pressing the appropriate button. The "permanent off" condition is specially signaled. The above-described operating pattern of the voltage failure monitoring system also applies if the voltage drop occurs before or at the start of the measurement cycle. I4 95175 EN