PL94964B1 - - Google Patents

Download PDF

Info

Publication number
PL94964B1
PL94964B1 PL16910474A PL16910474A PL94964B1 PL 94964 B1 PL94964 B1 PL 94964B1 PL 16910474 A PL16910474 A PL 16910474A PL 16910474 A PL16910474 A PL 16910474A PL 94964 B1 PL94964 B1 PL 94964B1
Authority
PL
Poland
Prior art keywords
input
output
circuit
control
analog
Prior art date
Application number
PL16910474A
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to PL16910474A priority Critical patent/PL94964B1/pl
Publication of PL94964B1 publication Critical patent/PL94964B1/pl

Links

Landscapes

  • Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)

Description

Przedmiotem wynalazku jest urzadzenie do automatycznego zerowania i cechowania przyrzadów pomiarowych.
Jednym z wazniejszych wymagan, które musza spelniac elektryczne przyrzady pomiarowe jak stabilnosc wychylenia przyrzadu przy zmianie warunków otoczenia, na przyklad przy zmianie temperatury. Wychylenie przyrzadu musi byc stabilne w czasie, to znaczy wskazanie musi byc powtarzalne niezaleznie od miejsca pomiaru, warunków otoczenia oraz czasu.
Stosowane obecnie przyrzady o duzej dokladnosci skladaja sie z wielu zespolów funkcjonalnych, które wplywaja bezposrednio na dokladnosc miernika, tak, ze pod wplywem mogacych silnie oddzialywac czynników zewnetrznych i wewnetrznych punkt zerowy oraz wychylenie koncowe mierników ulegaja przesunieciu. , Istnieje wiele sposobów zerowania i cechowania mierników elektrycznych w zaleznosci od rodzaju rozwiazania ukladowego tych mierników.
Niektóre ze znanych analogowych i cyfrowych przyrzadów pomiarowych sa wyposazone w specjalne uklady zerowania, zawierajace dwuwejsciowy wzmacniacz-komparator. Do iednego z wejsc takiego wzmacniacza doprowadza sie podczas sprawdzania zerowania wzorcowe napiecie zerowe, a do drugiego wejscia tegoz wzmacniacza doprowadza sie napiecie z rezystorowo-potencjometrycznego dzielnika napiecia, bedacego czescia skladowa cechowanego przyrzadu pomiarowego. Zerowanie przyrzadu pomiarowego, wyposazonego w taki uklad zerowania, polega na tym, ze dobiera sie takie ustawienie rezystorowe potencjometrycznego dzielnika, któremu odpowiadaja zerowe wskazania przyrzadu.
Obecnie coraz wieksze zastosowanie znajduja wszelkiego rodzaju mierniki cyfrowe. W tych miernikach cyfrowych ostateczny wynik pomiaru otrzymuje sie na drodze porównania wielkosci, mierzonej z wielkoscia odniesienia. Na przyklad, w woltomierzach cyfrowych wykorzystywana jest przewaznie zasada porównywania napiecia mierzonego z napieciem odniesienia. Przy tym zródlem napiecia odniesienia jest specjalny uklad wewnetrzny przyrzadu pomiarowego. Od dokladnosci dzialania ukladu,, wytwarzajacego napiecia odniesienia zalezy dokladnosc przeprowadzonych pomiarów. Dlatego co pewien czas nalezy sprawdzac prawidlowosc dzialania ukladów, wytwarzajacych napiecie odniesienia.2 94 964 W znanych woltomierzach cyfrowych stosuje sie uklad odniesienia, zawierajacy wzmacniacz operacyjny, do którego jednego z wejsc na przyklad do wejscia odwracajacego, dolaczona jest dioda Zenera. W obwodzie sprzezenia zwrotnego wzmacniacza operacyjnego ukladu odniesienia, zalaczonego miedzy wyjsciem wzmacniacza a wejsciem odwracajacym zalaczony jest potencjometr. Przy zmianie ustawienia potencjometru zalaczonego w wymienionym obwodzie sprzezenia zwrotnego zmienia sie wspólczynnik wzmocnienia wzmacniacza operacyjnego i napiecie wyjsciowe tego wzmacniacza, bedace napieciem odniesienia.
Cechowanie miernika wdanym przypadku polega na tym, ze do wejscia miernika doprowadza sie napiecie wzorcowe, a za pomoca potencjometru zalaczonego w obwodzie sprzezenia zwrotnego wzmacniacza operacyjnego wyregulowuje sie wzmocnienie tego wzmacniacza operacyjnego tak, aby wskazania przyrzadu pomiarowego dokladnie odpowiadaly wartosci napiecia wzorcowego.
Wada znanych rozwiazan ukladowych, zapewniajacych zerowanie i cechowanie przyrzadów pomiarowych, polega na tym, ze zachodzi koniecznosc okresowego sprawdzania dokladnosci dzialania przyrzadów pomiarowych zwiazana z wycofywaniem przyrzadu na pewien czas z eksploatacji. Ze wzgledu ha to, ze cechowanie i zerowanie w takich przypadkach sa przeprowadzane recznie przez personel do tego upowazniony, sa te czynnosci uwazane za czasochlonne i pracochlonne. Zwieksza to koszty eksploatacji przyrzadów pomiarowych, komplikuje realizacje zadan pomiarowych, a poza tym nie wyklucza ewentualnosci powstawania bledów subiektywnych.
Celem wynalazku jest wyeliminowanie wymienionych niedogodnosci poprzez zaprojektowanie urzadzenia zapewniajacego szybkie automatyczne cechowanie miernika. Cel zostal osiagniety w wyniku zaprojektowania urzadzenia do automatycznego zerowania i cechowania przyrzadów pomiarowych zawierajacego obwód zerowania z dwuwejsciowym wzmacniaczem wejsciowym, obwód cechowania z ukladem wytwarzajacym napiecie odniesienia, oraz zespól przelaczajacy umozliwiajacy realizacje operacji zerowania i cechowania przyrzadu pomiarowego oraz pomiar wielkosci zmierzonej. Do dwuwejsciowego wzmacniacza wejsciowego sa dolaczone zródlo wielkosci wzorcowej zródlo wielkosci mierzonej oraz zródlo wielkosci zerowej. Uklad wytwarzajacy napiecie odniesienia zawiera diode Zenera, która jest wykorzystywana jako element ustalajacy napiecieodniesienia. > Wedlug wynalazku urzadzenie zawiera pierwszy przetwornik analogowo-cyfrowy, dolaczony do wyjscia wzmacniacza wejsciowego do którego pierwszego wejscia dolaczony jest pierwszy zespól przelaczajacy. Do wyjscia pierwszego przetwornika analogowo-cyfrowego dolaczone jest pierwsze wejscie ukladu róznicowego.
Drugie wejscie ukladu róznicowego dolaczone jest do wyjscia generatora sygnalów podstawowych. Wyjscie ukladu róznicowego jest dolaczone do wejscia drugiego przetwornika analogowo-cyfrowego, którego wyjscie Jest dolaczone do wejscia drugiego zespolu przelaczajacego. Do pierwszego wyjscia drugiego zespolu przelaczajacego dolaczone jest pierwsze wejscie pierwszego czlonu sterujaco-zapamietujacego, zalaczonego w obwodzie zerowania. Do drugiego wyjscia drugiego zespolu przelaczajacego dolaczone jest pierwsze wejscie drugiego czlonu sterujaco-zapamietujacego, zalaczonego w obwodzie cechowania.
Urzadzenie zawiera poza tym logiczny zespól sterujacy, którego pierwsze wyjscie jest dolaczone do wejscia sterujacego pierwszego zespolu przelaczajacego, drugie wyjscie—do wejscia sterujacego. drugiego zespolu przelaczajacego, trzecie wyjscie—do drugiego wejscia pierwszego czlonu sterujaco-zapamietujacego, czwarte wyjscie—do drugiego wejscia drugiego czlonu sterujaco-zapamietujacego, a piate wyjscie—do wejscia sterujacego generatora sygnalów podstawowych. Przy tym miedzy wyjsciem pierwszego czlonu sterujacego-zapamietujacego a drugim wejsciem wzmacniacza wejsciowego zalaczony jest pierwszy ojjwód rezystorowy, a miedzy wyjsciem drugiego czlonu sterujaco-zapamietujacego i drugim wejsciem pierwszego przetwornika analogowo-cyfrowego zalaczone sa polaczone szeregowo drugi obwód rezystorowy oraz uklad wytwarzajacy napiecie odniesienia.
Korzystne jest, gdy drugi obwód rezystorowy zawiera dwa rezystory, z których pierwszy rezystor jest zalaczony miedzy wyjsciem drugiego czlonu sterujaco-zapamietujacego a drugim wejsciem pierwszego przetwornika analogowo-cyfrowego, a drugi rezystor jest zalaczony miedzy wyjsciem stabilizowanego zródla pradu stalego a drugim wejsciem pierwszego przetwornika analogowo-cyfrowego. Przy tym dioda Zenera, bedaca elementem ustalajacym napiecie odniesienia, jest zalaczona miedzy punktem polaczenia wyprowadzen dwóch rezystorów z wejsciem pierwszego przetwornika a nalogowo-cyfroweao a wspólnym punktem ukladu.
Rozwiazanie wedlug wynalazku umozliwia w pelni automatyczne wykonywanie cechowania. Cechowania dokonuje sie automatycznie, a nie przez osobe obslugujaca przyrzad. Urzadzenie wedlug wynalazku odznacza sie wysoka stabilnoscia parametrów. Przy stosowaniu urzadzenia wedlug wynalazku dokladnosc pomiarów i cechowania mierników sa zalezne nie od wlasciwosci subiektywnych operatora lecz od dokladnosci wbudowanych wzorców.
Istota rozwiazania technicznego wedlug wynalazku jest blizej wyjasniona na podstawie przykladu94 964 3 wykonania w oparciu o zalaczony rysunek, na którym fig. 1 przedstawia schemat blokowy urzadzenia wedlug wynalazku, a fig. 2 — schemat elektryczny fragmentu schematu blokowego przedstawionego na fig. 1.
Schemat blokowy urzadzenia wedlug wynalazku jest przedstawiony na rys. 1. Poszczególne wyjscia logicznego zespolu sterujacego 11 dolaczone sa do wejsc sterujacych dwóch zespolów przelaczajacych 12, 16.
Wejscia zespolu przelaczajacego 12 dolaczone sa do wyjscia zródla 15 sygnalów mierzonych, do punktu uziemienia ido zródla 13 napiecia wzorcowego. Do wyjsc drugiego zesolu przelaczajacego 16 dolaczone sa nastepnie czlon sterujaco-zapamietujacy 20 obwodu zerowania i drugi czlon sterujaco-zapamietujacy 21 obwodu cechowania. Dalsze wyjscia zespolu logicznego 11 dolaczone sa do czlonu sterujaco-zapamietujacego 20 obwodu zerowania, do czlonu sterujaco-zapamietujacego 21 obwodu cechowania oraz do wejscia generatora sygnalów podstawowych 26. Wyjscie pierwszego zespolu przelaczajacego 12 dolaczone jest do wejscia wzmacniacza wejsciowego 22, wyjscie wzmacniacza wejsciowego 22 poprzez przetwornik analogowo-cyfrowy 23 polaczony jest z jednym z wejsc dwuwejsclowego ukladu cyfrowego 26 wytwarzajacego sygnal róznicowy, a do drugiego wejscia ukladu 25 dolaczone jest wyjscie generatora sygnalów podstawowych 26. Uklad cyfrowy 26 dolaczony jg§t za posrednictwem drugiego przetwornika analogowo-cyfrowego 27 do wejscia drugiego zespolu przelaczajacego 16, którego pierwsze wyjscie dolaczone jest do wejscia czlonu sterujaco-zapamietujacego 21 gj^wpdu cechowania. Wyjscie czlonu 21 dolaczone jest poprzez uklad rezystorowy 29 i poprzez uklad wyfwarzajacy napiecie odniesienia 24 do wejscia przetwornika analogowo-cyfrowego 23. Drugie wejscie drugiego zespolu przelaczajacego 16 dolaczone jest do wejscia czlonu sterujaco-zapamietujacego 20 obwodu zerowania.
Wyjecie czlonu 20 dolaczone jest poprzez drugi uklad rezystorowy 28 do wejscia zerujacego wzmacniacza Wiciowego 22.
Uklad przedstawiony na rys. 1 dziala w sposób nastepujacy.
Procesy zerowania I cechowania sterowane sa przez logiczny zespól sterujacy 11. Przyrzad musi najpierw byc wyzerowany. Zespól sterujacy 11 ustawia zespól przelaczajacy 12 na punkt uziemienia, natomiast zespól przelaczajacy 16 na punkt polaczenia z czlonem sterujaco-zapamietujacym 20 obwodu zerowania. Do wejscia wzmacniacza wejsciowego 22 doprowadza sie napiecie zerowe, a na wyjsciu tego wzmacniacza pojawia sie f)gpjecie spgwodowane przesunieciem punktu zerowego. Wzmacniacz wejsciowy 22 zapewnia dopasowanie iftip&tanc]! obwodów dolaczonych do jego wejscia do (mpedancjl wejsciowej przetwornika Srt§l§gowc-eyfrQW0go 23.
Do przetwornika analogowo-cyfrowego 23 doprowadzane sa dwa napiecia: napiecie z wyjscia wzmacniacz 22, i napif§i§ I wyjscia ukladu 24 wytwarzajacego napiecie odniesienia.
PriitWOfllik analogowo-cyfrowy 23 porównuje napiecie odbierane z wyjscia wzmacniacza 22 z napieciem odniesienia, Wynik porównania odwzorowywany jest na wyjsciu przetwornika analogowo-cyfrowego 23 w..postaci sygnalu eyfrewtfl0' Ten sygnal doprowadza sie do jednego z wejsc ukladu róznicowego 25. Na rozkaz logicznego iGipolu sterujacego -11 generator sygnalów podstawowych 26 wytwarza sygnal cyfrowy odpowiadajacy zerowemu napieciu wejsciowemu. Sygnal ten doprowadzony jest do drugiego wejscia ukladu róznicowego 25. Na wyjsciu ukladu 25 pojawia sie cyfrowy sygnal bledu. Przetwornik analogowo-cyfrowy 27 wytwarza sygnal proporcjonalny do cyfrowego sygnalu bledu. Na rozkaz logicznego zespolu sterujacego 11 czlon sterujaco-zapamietujacy 20 obwodu zerowania dodaje sygnal otrzymany z przetwornika analogowo-cyfrowego 27 do sygnalu, pochodzacego z poprzednio realizowanej operacji zerowania i zapamietuje ten zmieniony sygnal ai do nastepnego zerowania.
Napiecie wyjsciowa ozlortu sterujaco-zapamietujacego 20 obwodu zerowania doprowadza sie poprzez uklad rezystorowy 28 do zerujacego wejscia wzmacniacza wejsciowego 22 i zmienia sygnal wyjsciowy tego wzmacniacza w taki sposób zeby blad, wynikajacy z przesuniecia punktu zerowego zmniejszyl sie.
Przy cechowaniu wedlug napiecia wzorcowego logiczny zespól sterujacy 11 ustawia zespól przelaczajacy 12 na jedno I§ zródel napiecia wzorcowego, a zespól przelaczajacy 16 na punkt wspólny z czlonem sterujaco-zapamlftujecym 21 obwodu cechowania. Generator sygnalów podstawowych 26 wytwrza sygnal cyfrowy odpowiadajacy napieciu wzorcowemu. Sygnal bledu zapamietywany jest w sposób analogiczny jak przy zerowaniu przez czlon 21 obwodu cechowania, a nastepnie przekazywany poprzez drugi uklad rezystorowy 29 do ukladu 24, wytwarzajacego napiecie odniesienia. Sygnal odniesienia jest doprowadzany do drugiego wejscia przetwornika analogowo-cyfrowego 23.
Pod wplywem 5ygna'u doprowadzanego z obwodu przelaczajacego 16 do obwodu cechowania 21, 29, 24, zmienia sie poziom sygnalu odniesienia, wytwarzanego przez uklad 24 i doprowadzanego do drugiego wejscia przetwornika analogowo-cyfrowego. 23. Przykladowe rozwiazanie ukladu 24 wytwarzajacego napiecie odniesienia oraz ukladu rezystorowego 29 wspólpracujacego z ukladem 24 przedstawione jest na fig. 2. Uklad rezystorowy 29 zawiera dwa rezystory 34 i 32 oraz stabilizowane zródlo 33 pradu stalego. Uklad 24 wytwarzajacy napiecie odniesienia zrealizowany jest w postaci diody Zenera 31. Jedno z wyprowadzen4 94 964 pierwszego rezystora 34 dolaczone jest do wyjscia czlonu sterujace-zapamietujacego 21 obwodu cechowania.
Jedno z wyprowadzen drugiego rezystora 32 jest dolaczone do zródla stabilizowanego 33. Drugie wyprowadzenia rezystorów 34, 32, sa polaczone razem i dolaczone do jednej z elektrod diody Zenera 31 i do drugiego wejscia przetwornika analogowo-cyfrowego 23. Druga elektroda diody Zenera 31 jest dolaczona do wspólnej masy ukladu. Rezystor 32 odznacza sie duza stabilnoscia parametrów w zmiennych warunkach otoczenia.
Napiecie odniesienia doprowadzane do wejscia przetwornika analogowo-cyfrowego 23 wytwarzane jest przez diode Zenera 31, stabilny rezystor 32 oraz stabilizowane zródlo napiecia stalego 33. Dokladna wartosc napiecia na diodzie Zenera 31 okreslona jest przez plynacy przez nia prad. Wartosc tego pradu okreslona jest przez wartosc rezystancji rezystora 34 oraz napiecie wyjsciowe czlonu strujaco-zapamietujacego 21 obwodu cechowania.
Poprzez wprowadzenie malych zmian ukladowych mozna rozszerzyc zakres stosowania urzadzenia wedlug wynalazku. Mozna go stosowac na przyklad nie tylko w przyrzadach do pomiaru napiecia, lecz takze w przyrzadach do pomiaru innych wielkosci fizycznych. W takim przypadku do pierwszego wejscia zespolu przelaczajacego 12 dolacza sie wzorzec 15 mierzonej wielkosci, do drugiego wejscia — wzorzec zera tej wielkosci a do trzeciego wejscia — zródlo sygnalów 13 wielkosci mierzonej.
Glównymi zaletami urzadzenia wedlug wynalazku sa jego stabilnosc, zaleznosc dokladnosci pomiaru glównie od dokladnosci wbudowanych wzorców a takze to, ze stabilnosc poszczególnych czesci ukladu miernika moze byc o rzad wielkosci gorsza od klasy dokladnosci przyrzadu.

Claims (2)

Zastrzezenia patentowe
1. Urzadzenie do automatycznego zerowania i cechowania przyrzadów pomiarowych, zawierajace obwód zerowania zawierajacy dwuwejsciowy wzmacniacz wejsciowy, do którego Wejscia dolaczona sa zródlo wielkosci wzorcowej, zródlo wielkosci zerowej i zródlo wielkosci mierzonej, obwód cechowania, zawierajacy uklad wytwarzajacy napiecie odniesienia, zawierajacy jako element ustalajacy napiecie odniesienia diode Zenera, dolaczona poprzez rezystor do zródla pradu stalego, oraz zespól przelaczajacy, umozliwiajacy realizacje operacji zerowania i cechowania przyrzadu pomiarowego oraz pomiar wielkosci mierzonej, znamienne tym, ze zawiera pierwszy przetwornik analogowo-cyfrowy (23), dolaczony do wyjscia wzmacniacza Wejsciowego (22), do którego pierwszego wejscia dolaczony jest pierwszy zespól przelaczajacy (12) uklad róznicowy (25) którego pierwsze wejscie jest dolaczone do wyjscia pierwszego przetwornika analogowo-cyfrowego (23), drugie wejscie — do generatora (26) sygnalów podstawowych, a wyjscie — do wejscia drugiego przetwornika analogowo-cyfrowego (27), którego wyjscie jest dolaczone do wejscia drugiego zespolu przelaczajacego 16), pierwszy czlon sterujaco-zapamietujacy (20), zalaczony w obwodzie zerowania (20, 28), którego pierwsze wejscie dolaczone jest do pierwszego wyjscia drugiego zespolu przelaczajacego (16), drugi czlon sterujaco-zapamietujacy (21), zalaczony w obwodzie cechowania (21, 29, 24), którego pierwsze wejscie jest dolaczone do drugiego wyjscia drugiego zespolu przelaczajacego (16) oraz logiczny zespól sterujacy (11), którego pierwsze wyjscie jest dolaczone do wejscia sterujacego pierwszego zespolu przelaczajacego (12), drugie wyjscie-do wejscia sterujacego drugiego zespolu przelaczajacego (16), trzecie wyjscie—do drugiego wejscia pierwszego czlonu sterujaco-zapamietujacego (20), czwarte wyjscie - do drugiego wejscia drugiego-czlonu sterujaco-zapamietujacego (21), a piate wyjscie-do wejscia sterujacego generatora (26) sypnalów podstawowych przy czym miedzy wyjsciem pierwszego czlonu sterujaco-zapamietujacego (20) a drugim wejsciem wzmacniacza wejsciowego (22) zalaczony jest pierwszy obwód rezystorowy (18) a miedzy wyjsciem drugiego czlonu sterujaco-zapamietujacego (21) i drugim wejsciem pierwszego przetwornika analogowo-cyfrowego zalaczone sa polaczone szeregowo drugi obwód rezystorowy (29) oraz uklad (24) wytwarzajacy napiecie odniesienia.
2. Urzadzenie wedlug zastrz. 1, znamienne t y m, ze drugi obwód rezystorowy (29) zawiera dwa rezystory (34/32) z których pierwszy rezystor (34) jest zalaczony miedzy wejsciem drugiego czlonu sterujaco-zapamietujacego (21) a drugim wejsciem pierwszego przetwornika analogowo-cyfrowego (23), a drugi rezystor (32) jest zalaczony miedzy wyjsciem stabilizowanego zródla pradu stalego (33) a drugim wejsciem pierwszego przetwornika analogowo-cyfrowego (23), przy czym dioda Zenera (31) bedaca elementem (24) ustalajacym napiecie odniesienia, jest zalaczona miedzy punktem polaczenia wyprowadzen dwóch rezystorów (34, 32) z wejsciem pierwszego przetwornika analogowo-cyfrowego (23) a wspólnym punktem ukladu.94 964 15 V 9J2 13 Z1 A 22 2B I SO LJ 34 // H 24 29 2f 25 26 27 o 16 Fig. i 33 \\32 i" 23 Fig.2
PL16910474A 1974-02-26 1974-02-26 PL94964B1 (pl)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL16910474A PL94964B1 (pl) 1974-02-26 1974-02-26

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL16910474A PL94964B1 (pl) 1974-02-26 1974-02-26

Publications (1)

Publication Number Publication Date
PL94964B1 true PL94964B1 (pl) 1977-09-30

Family

ID=19966240

Family Applications (1)

Application Number Title Priority Date Filing Date
PL16910474A PL94964B1 (pl) 1974-02-26 1974-02-26

Country Status (1)

Country Link
PL (1) PL94964B1 (pl)

Similar Documents

Publication Publication Date Title
US2400190A (en) Multirange meter
CN109142876A (zh) 电阻测量电路及电阻测量设备
US3284709A (en) Precision voltmeter using selectable series connected, digitally related resistors which are calibrated to read the value of input signal
GB1563677A (en) Error correction in electrical meters
US3067386A (en) Automatically temperature-compensated corrosion measurements
EP0496147A1 (en) Method of precise measurement of small resistance values
US3805616A (en) Temperature measuring apparatus
US3268813A (en) Meter circuits with multiple increments of different slopes
US4062223A (en) Nitrogen content monitor for liquified natural gas
PL94964B1 (pl)
US2413389A (en) Additive multirange electronic measuring instrument
US2886776A (en) Multiple testing meter
US3068410A (en) Expanded scale electrical measuring system having high temperature stability
CN219574243U (zh) 一种铁路信号电缆高阻故障环阻精密测量电路
RU2313799C1 (ru) Способ контроля понижения сопротивления изоляции в линии подачи напряжения питания к нагрузке и устройство для его осуществления
US4156181A (en) Ratio circuit
US3444467A (en) Meter and alarm circuit including switching means for measuring either of two potentials and amplifier triggering means for comparing the two potentials
US3297939A (en) Direct reading potentiometer
US3060743A (en) Linearized measuring device
US4179655A (en) Moving coil instrument with linear characteristic
US3075143A (en) Electrical measuring equipment
US3421082A (en) Rebalancing voltmeter having voltage responsive error sensing means and means to buck out current drawn by an input impedance
US3495169A (en) Modified kelvin bridge with yoke circuit resistance for residual resistance compensation
Hall Analog tests: The microprocessor scores
US3706033A (en) Instrument for measurement of energy of an interrupting device