Przedmiotem wynalazku je$t sposób wytwarzania tranzystora unipolarnego, zwlaszcza tranzystora krzemo¬ wego, w którym warstwa tlenkowa tworzaca bramke jest tak formowana, aby otrzymac maksymalnie stabilne i powtarzalne tranzystory o uprzednio zalozonych charakterystykach oraz tranzystor unipolarny.Pólprzewodnikowe tranzystory unipolarne sa znane. Tranzystory takie sa maksymalnie czule na niewielkie ilosci zanieczyszczen w powierzchniach styku pomiedzy warstwami izolacyjnymi i lezacym ponizej materialem pólprzewodnikowym zawierajacym obszary zródla i drenu. Poniewaz wymiary tranzystora unipolarnego zmniej¬ sza sie coraz bardziej, to istotne staje sie wlasciwe dobranie masek, a zwlaszcza masek zródla i drenu.Zastosowanie bramki z krzemu polikrystalicznego, jak to przedstawiono w opisie patentowym USA nr 3673471, umozliwia zmniejszenie wymiarów obszarów zródla i drenu oraz zmniejsza pokrywanie bramki w stosunku do rejonów zródla i drenu, umozliwiajac tym samym wieksza predkosc dzialania tranzystora unipolarnego.W tranzystorach unipolarnych cienka warstwa izolacyjna umieszczona jest pomiedzy podlozem pólprze¬ wodnikowym zawierajacym obszary zródla i drenu, a elektroda bramki. Chroni to od niepozadanych inwersji materialu pólprzewodnikowego w polu (to znaczy w czesci nieaktywnej) przyrzadu pólprzewodnikowego, gdy napiecie jest podawane do elektrody bramki, a znacznie grubsza warstwa izolacyjna umieszczona jest nad polem przyrzadu niz pod elektroda bramki. Jak wynika ze wspomnianego opisu patentowego USA, zwykle izolacja pola jest o rzad wielkosci grubsza niz izolacja bramki. Dotychczas przy produkcji tranzystorów unipolarnych najpierw naklada sie na plytke warstwe tlenkowa pola. Te czesci warstwy tlenkowej pola nad obszarami podloza pólprzewodnikowego, w których maja byc wytworzone zródlo i dren sa usuwane. Po wytworzeniu obszarów zródla i drenu, usuwana jest warstwa tlenkowa pola znad obszaru bramki, a tworzona jest warstwa tlenkowa bramki. Warstwa tlenkowa bramki ma grubosc rzedu 1000 A.Usuniecie warstwy tlenkowej pola znad obszarów aktywnych podloza pólprzewodnikowego umozliwia zanieczyszczenie tych rejonów podloza i utrudnia dalszy proces narastania jednorodnej warstwy tlenkowej2 94 622 bramki. Zwykle zanieczyszczenia gromadza sie na krawedziach warstwy tlenkowej pola i powoduja zwarcia pomiedzy kolejno formowana elektroda bramki i obszarami zródla i/lub drenu. Ponadto, róznica grubosci warstw tlenkowych pola i bramki powoduje gwaltowny skok izolacji w sasiedztwie obszarów zródla i drenu.Taki skok znacznie podwyzsza ryzyko przerwania przewodzacych wyprowadzen stykajacych sie z obszarami zródla 1 drenu.Sposób wytwarzania tranzystora unipolarnego wedlug wynalazku polega na tym, ze tlenkowa warstwe izolacyjna bramki formuje sie jako pierwsza w materiale pólprzewodnikowym, a nastepnie selektywnie formuje sie tlenkowa warstwe izolacyjna pola. Grubosc tlenkowej warstwy izolacyjnej, laczacej tlenkowa warstwe izolacyjna bramki i tlenkowa warstwe izolacyjna pola, zmniejsza sie od grubosci tlenkowej warstwy izolacyjnej pola do grubosci tlenkowej warstwy izolacyjnej bramki.Tranzystor unipolarny wedlug wynalazku, charakteryzuje sie tym, ze warstwa izolacyjna, laczaca druga tlenkowa warstwe izolacyjna pokrywajaca czesc materialu pólprzewodnikowego otaczajaca obszary zródla i drenu oraz obszar pomiedzy obszarami zródla i drenu z pierwsza tlenkowa warstwa izolacyjna, pokrywajaca czesc powierzchni materialu pólprzewodnikowego pomiedzy obszarami zródla i drenu, zweza sie stopniowo od grubosci drugiej tlenkowej warstwy izolacyjnej do grubosci pierwszej tlenkowej warstwy izolacyjnej .tworzac przejscie w ksztalciestozka. , Formowanie, jako pierwszej warstwy tlenkowej bramki w kilku operacjach w wysokiej temperaturze, minimalizuje zanieczyszczenie objetosciowe nawarstwienia lub zubozenia, które byly dotychczas charakterys¬ tyczna cecha procesu utleniania.Dzieki utrzymaniu warstwy tlenkowej bramki w przyrzadzie pólprzewodnikowym przez caly proces, powierzchnia przyrzadu jest chroniona, a zanieczyszczenia i Inne domieszki nie moga sie tworzyc na powierzchni materialu pólprzewodnikowego. Proces wedlug wynalazku daje mozliwosc wytworzenia srednio wiekszej ilosci tranzystorów unipolarnych na jednej plytce niz uzyskano to dotychczas.Przedmiot wynalazku jest przedstawiony w przykladzie wykonania na rysunku, na którym fig. 1a do 1h przedstawiaja kolejne fazy procesu wedlug wynalazku, a fig. 2 - uksztaltowane stozkowo przejscie pomiedzy warstwa tlenkowa pola i warstwa tlenkowa bramki w przekroju poprzecznym.Rozwiazanie wedlug wynalazku jest opisane przy stosowaniu materialu krzemowego, jednakze rozwiazanie to moze byc stosowane dla dowolnego innego materialu odpowiedniego do produkcji tranzystorów unipolarnych i i zdolnego do wytworzenia tlenku materialu pólprzewodnikowego, powstajacego pod wplywem ciepla z ma¬ terialu pólprzewodnikowego.Na podlozu krzemowym 11 (fig. 1a), formuje sie tlenkowa warstwe izolacyjna bramki 12. Zwykle warstwe tlenkowa bramki 12 formuje sie przez termiczne utlenianie podloza 11 i ma ona grubosc w przyblizeniu 1000 A.Jednakze w procesie wedlug wynalazku mozna stosowac dowolne grubosci warstwy tlenkowej bramki, odpo¬ wiednie do uzyskania tranzystora unipolarnego o pozadanych charakterystykach. Podloze krzemowe 11 ma rezystancje wlasciwa 4-6 omów i jest typowo ciete wedlug ukierunkowania (111), chociaz równiez dopuszczal¬ ne la inne ukierunkowania ciecia np. (100). Warstwe tlenkowa 12 formuje sie korzystnie poprzez termiczne utlenianie podloza krzemowego 11, lecz równiez inne sposoby zapewniaja wytworzenie zadowalajacej izolacji bramki. Podloze 11 i wszystkie pokrywajace warstwy nazwane sa plytka 10* Warstwa 13 z azotku krzemu utworzona jest na warstwie tlenkowej 12 (fig. 1b). Warstwa azotku 13 ma grubosc 1000 A, lecz, zaleznie od wymagan, moze miec inna grubosc. Nastepnie na górnej powierzchni warstwy azotku krzemu 13 wytwarzana jest cienka warstwa tlenku krzemu 13a (fig. 1b). Sposoby utleniania warstwy azotku krzemu sa znane. Zwykle warstwa tlenku krzemu 13a ma grubosc 50 A. Nalezy dodac, ze etap ten jest wykonywany dodatkowo i mozna go ominac, gdy zachodzi potrzeba. Nastepna warstwa 14, dwutlenku krzemu wytworzona jest na cienkiej, utlenionej warstwie azotku. Warstwa 14 dwutlenku krzemu ma grubosc w przyblize¬ niu 6000 A i jest formowana poprzez rozklad krzemometanu w srodowisku tlenu. Warstwa 14, dwutlenku krzemu dobrze przylega do warstwy 13a utlenionego azotku krzemu. W rzeczywistosci warstwa 13a zostaje utworzona w celu uzyskania przylegania bazy do warstwy 14.Nastepny etap procesu nie jest przedstawiony na rysunku, a stanowi on objetosciowe pochlanianie gazów w temperaturze 1070°C, w srodowisku tlenochlorku fosforu. W wyniku, wzbogacone fosforem szklo, stanowiace górna czesc warstwy 14 jest usuwane z przyrzadu pólprzewodnikowego. Z warstwy 14 usuwana jest warstwa o grubosci 3000 A.Jak pokazano na fig. 1c, warstwa dwutlenku krzemu 14 i lezaca ponizej warstwa azotku krzemu 13 usuwane sa ze wszystkich czesci pola przyrzadu pólprzewodnikowego. Aby tego dokonac, warstwa tlenku krzemu 14 jest wstepnie maskowana, w celu przepuszczenia naswietlenia do calej warstwy tlenkowej pola przyrzadu pólprzewodnikowego. Nastepnie warstwa 14 dwutlenku krzemu jest wytrawiana do warstwy azotku krzemu 13, stosujac selektywne trawienie, które znacznie szybciej wytrawia dwutlenek Krzemu niz azotek94 622 3 krzemu. Wówczas, gdy caly naswietlony dwutlenek krzemu 14 na azotku krzemu 13 zostanie usuniety, usuwany jest swiezo naswietlony azotek krzemu 13, poprzez trawienie, które trawi go znacznie szybciej niz dwutlenek krzemu. Gdy zostanie usuniety azotek krzemu 13 pokrywajacy warstwe tlenkowa bramki 12, stosowana do usuniecia azotku krzemu substancja trawiaca nie atakuje w znacznej mierze warstwy tlenkowej bramki 12* Struktura pozostala po trawieniu przedstawiona jest na fig. 1c, gdzie czesc 14b warstwy 14 dwutlenku krzemu nadal pokrywa obszar 13b warstwy 13 azotku krzemu, która z kolei pokrywa obszar aktywny przyrzadu pólprzewodnikowego.W tym punkcie obszaru pola przyrzadu pólprzewodnikowego, w którym nie beda formowane obszary zródla, drenu i bramki tranzystora unipolarnego, jest on implantowany selektywnie domieszkami, za pomoca techniki implantacji jonów. Implantacja umozliwia domieszkom typu przewódnosciowego, przejscie przez warstwe tlenkowa bramki 12 i osadzenie sie w obszarze podloza 11 pólprzewodnikowego, bezposrednio pod ta warstwa tlenkowa bramki. Dlatego obszary 11a i11b pokazane na fig. 1c zawieraja jonowo implantowane domieszki. Gdy podloze pólprzewodnikowe jest l/pu n, domieszki te maja taka koncentracje, ze implantowany material pólprzewodnikowy wykazuje przewodnosc typu ri\ Gdy podloze pólprzewodnikowe jest o przewod¬ nosci typu p, domieszki te sa tak uksztaltowane, ze obszary implantacji jonów wykazuja przewodnosc typu p+.Typowa grubosc dla jonowo implantowanych obszarów 1 la i 11b wynosi 1000 A, a typowa koncentracja domieszek w tych obszarach wynosi 101 6 atomów/cm3.Nastepnie plytka 10 umieszczona jest w srodowisku utleniajacym i w podwyzszonej temperaturze. Tlen ze srodowiska laczy sie z krzemem podloza krzemowego 11 pod tymi czesciami warstwy tlenkowej bramki 12, które nie sa osloniete azotkiem krzemu 13b, tworzac grube obszary 16a i 16b (fig. 1d) utlenionego materialu pólprzewodnikowego. Obszary 16a i 16b maja typowo grubosc 1,6 mikrona. W wyniku utleniania pólprzewodni¬ kowego materialu krzemowego, wzrasta grubosc materialu w przyblizeniu 2,2 raza. Rejony 16a i 16b zuzywaja w przyblizeniu 0,7 mikrona znajdujacego sie pod nimi materialu pólprzewodnikowego 11, aby utworzyc warstwe dwutlenku krzemu o grubosci 1,6 mikrona. Podczas procesu utleniania termicznego w wysokiej temperaturze, obszary 1 la i 11b o przewodnosci typu ri\ migruja dalej w glab krzemowego podloza pólprzewod¬ nikowego 11. Ta migracja zachodzi zarówno z uwagi na rózne wspólczynniki dyfuzji i segregacji przewodnosci wlasciwej okreslonych domieszkami w obszarach 11a i 11b w krzemie, w przeciwienstwie do dwutlenku krzemu, Dlatego utlenione obszary 16a i 16b nie zawieraja tak znacznej ilosci domieszek jak obszary 1 la 111b/Jesli jednakze podloze 11 zawiera bor jako glówna domieszke i jest typu p, to obszary 16a i 16b moga zawierac znaczne ilosci boru. Równiez obszar 16a z dwutlenkiem krzemu jest tworzony na spodniej stronie plytki podczas procesu utleniania. Obszar 16f (fig. Id) jest utworzony wczesniej, podczas tworzenia warstwy tlenkowej stanowiacej bramke 12 i warstwy dwutlenku krzemu 14.Tworzenie grubej warstwy tlenkowej pola 16a i 16b poprzedzone jest usuwaniem azotku krzemu 13b i pokrywajacego dwutlenku krzemu 14b (fig. 1 c). Ostateczna strukture przedstawiono na fig. Id. Nalezy zauwazyc, ze w obszarach 16c i 16d warstwa tlenkowa pola stopniowo zweza sie od grubosci pola tlenku krzemu 14 do grubosci warstwy tlenkowej bramki 12. To zwezanie umozliwia stykanie sie obszarów zródla i drenu za pomoca wyprowadzen przecinajacych pole warstwy tlenkowej i nastepnie stopniowe opadanie do wysokosci warstwy tlenkowej bramki, bez prawdopodobienstwa powstawania przerw obwodu, co dotychczas mialo miejsce.Po wytworzeniu struktury pokazanej na fig. 1d, na górnej powierzchni przyrzadu tworzona jest warstwa 17 z krzemu polikrystalicznego. Warstwa 17 jest tworzona po utworzeniu otworu 12b w warstwie tlenkowej bramki 12. Stad czesc warstwy 17 styka sie z powierzchnia podloza 11. Warstwa 17 z krzemu polikrystalicznego ma w przyblizeniu od 3000 A do 3300 A grubosci. Mozna jednak stosowac inne grubosci, jesli zachodzi tego potrzeba. Technika osadzania warstwy krzemu polikrystalicznego jest znana i nie bedzie tu opisywana.Nastepnie górna powierzchnia warstwy 17 z krzemu polikrystalicznego jest utleniana, aby wytworzyc warstwe 18 dwutlenku krzemu. Standardowe techniki chemigrafii stosuja maskowanie warstwy 17 utlenionego krzemu polikrystalicznego ponad obszarami bramki tworzonymi w podlozu lub na podlozu 11 oraz ponad przewodzacymi polaczeniami wewnetrznymi tworzonymi z krzemu polikrystalicznego. Z powierzchni nie chro¬ nionych warstwa swiatloczula usuwany jest tlenek, a nastepnie usuwany jest naswietlony krzem polikrystaliczny.Struktura ostateczna (fig. 1f) posiada obszar 17a krzemu polikrystalicznego, utworzony na jej górnej powierzchni ponad tlenkiem bramki 12 i chroniony pokrywajaca warstwa tlenku 18a. Krzem polikrystaliczny w rejonach 17b i 17c jest usuniety. Krzem polikrystaliczny 17d, posiadajacy na swej górnej powierzchni warstwe tlenku 18d pokrywa nie tylko czesc aktywnego obszaru przyrzadu, lecz równiez i czesc pola przyrzadu. Po domieszkowaniu, ten krzem polikrystaliczny sluzy jako przewodzace wyprowadzenie do obszaru aktywnego utworzonego w podlozu 11 ponizej otworu 12b w warstwie tlenkowej bramki 12. Ponadto obszary domieszko¬ wanego krzemu polikrystalicznego moga byc uzywane jako dolne poprzeczne przewodnosci pod wyprowadzenia¬ mi metalowymi. Nastepnie warstwa tlenkowa bramki 12 nie pokryta ani obszarami 17a, 17d krzemu4 94 622 polikrystalicznego, ani czescia obszarów 16a, 16b tlenku pola jest usuwana, aby odslonic górna powierzchnie materialu pólprzewodnikowego 11, w której maja byc wytworzone obszary zródla i drenu tranzystora unipolarnego. Równoczesnie z selektywnym usuwaniem tlenku z warstwy stanowiacej bramke 12 usuwane sa utlenione czesci 18a, 18d obszarów 17a, 17d krzemu polikrystalicznego.Domieszka typowa, która jest bor, gdy podloze 11 ma przewodnosc typu n, jest nastepnie dyfundowana w podloze 11, aby w tranzystorze wytworzyc zródlo i dren, to znaczy obszary 19a i 19b. Chociaz warstwa tlenkowa bramki ponad obszarami zródla 19a i drenu 19b, opisana jako calkowicie usuwana w tym etapie produkcji, moze byc, jesli trzeba, usuwana tylko czesciowo. Czesc warstwy tlenkowej bramki 12 z lewej strony podloza 11 podczas procesu dyfuzji musi byc jednakze dostatecznie cienka, aby umozliwic przejscie domieszki przez nia, a to w celu wytworzenia obszarów zródla 19a i drenu 19b pod warstwa tlenkowa bramki 12.Podczas dyfuzji boru w podloze 11 dla wytworzenia obszarów zródla 19a i drenu 19b, bor dyfunduje równiez w obszary 17a i 17d krzemu polikrystalicznego 17, aby wytworzyc elektrode bramki 17a i przewodzace wyprowadzenie 17d. Dyfuzja przeprowadzana jest w atmosferze utleniajacej, wiec cienka warstwa tlenku tworzy sie ponownie nad obszarami zródla i drenu. Czesc tej warstwy tlenku moze byc usunieta, aby umozliwic wykonanie styku elektrycznego obszaru drenu 19b. Nalezy zauwazyc, ze obszar !9a juz ma taki styk poprzez okno 12b (fig. 1e) za posrednictwem krzemu polikrystalicznego 17d. Ewentualnie mozna wykonac styk metalowy z takiego materialu jak aluminium, do obszaru 19a.Po wytworzeniu domieszkowanej elektrody bramki 17a, domieszkowanego wyprowadzenia 17d, oraz obszarów zródla 19a i drenu 19b poprzez dyfuzje domieszki typu p, na górnej powierzchni przyrzadu tworzona jest warstwa materialu biernego 20 (fig. 1g). Zwykle warstwa 20 sklada sie z domieszkowanej fosforem warstwy dwutlenku krzemu o grubosci w przyblizeniu 6000 A. Jednakze mozna tworzyc równiez inne warstwy pasywa- cyjne i/lub izolacyjne nad górna powierzchnia przyrzadu. Takie warstwy moga sie skladac 2 wielu warstw materialu i moga zawierac np. warstwy azotkukrzemu. .Plytka 10 jest nastepnie podgrzewana, aby umozliwic roztopienie sie szkla 20 i dalsza dyfuzje boru w obszarach 19a i 19b w podlozu 11 w celu dalszego rozszerzenia obszarów zródla 19a i drenu 19b. Taobróbka cieplna jest znana, nie bedzie wiec opisywana. Po zakonczeniu tej obróbki cieplnej, w warstwie 20 utworzone ta przerwy stykowe, aby odslonic te obszary w podlozu 11, do których trzeba wykonac styki elektryczne. Podczas gdy obszar 19a ma juz styk poprzez wyprowadzenie 17d z domieszkowanego krzemu polikrystalicznego, to dla obszaru 19b trzeba wykonac odpowiedni styk. Okno stykowe 20a w warstwie 20 odslaniajace powierzchnie obszaru 19b jest wytworzone znana technika maskowania i fotolitografii. Ponadto jest równiez wykonywany, przez inne okno w warstwie 20, styk do domieszkowanego krzemu polikrystalicznego pozostajacego na przyrzadzie pólprzewodnikowym.W tym czasie, na przyklad przez trawienie, warstwy tlenkowe 16e i 16f (fig~1d) powstale na spodniej stronie plytki sa usuwane. Nastepnie nad górna powierzchnia warstwy 20 tworzona jest warstwa 21 z materialu przewodzacego. Zwykle warstwa ta jest tworzona przez napylenie aluminium. Warstwa 21 styka sie poprzez warstwe 20 z górnymi powierzchniami obszarów na podlozu 11 przez okna, takie jak 20a. Warstwa przewodzaca 21, bedaca na przyklad warstwa aluminium o grubosci 1,2 mikrona jest nastepnie maskowana i trawiona, zeby wytworzyc odpowiedni wzór wyprowadzen na górnej powierzchni przyrzadu. Maskowanie i trawienie jest znane i nie bedzie opisywane.Plytka 10 jest nastepnie podgrzewana, aby utworzyc przez stopienie dobry styk elektryczny pomiedzy czesciami warstwy 21 i podlozem11. , Ostatni etap procesu stanowi tworzenie nad powierzchnia plytki warstwy zdomieszkowanego fosforem dwutlenku krzemu o grubosci w przyblizeniu 1,0 mikrona. Ten etap nastepuje po maskowaniu sciezek stykowych na górnej powierzchni przyrzadu, wytworzonych z warstwy 21 i wytrawianie dwutlenku krzemu, aby odslonic te sciezki przewodzace.Wytworzony w tym procesie przyrzad pólprzewodnikowy posiada wewnetrzne wyprowadzenie 17d obszaru 19d. Ponadto powierzchnia podloza 11, na której zostal utworzony tranzystor chroniona Jest warstwa tlenkowa bramki 12, powstrzymujaca tym samym domieszki od dochodzenia do granicy faz pomiedzy warstwa tlenkowa 12 i podlozem 11. Dodatkowa warstwa tlenku 16a, 16b w polu przyrzadu jest wytworzona w czasie procesu, ta warstwa tlenkowa jest rozszerzeniem warstwy tlenkowej bramki. Granica faz pomiedzy warstwa tlenkowa bramki 12 i warstwa tlenkowa pola 16 zaweza sie, co zmniejsza ostrosc stopni, które musza byc przecinane przez przechodzace wyprowadzenia 17d i 21, które stykaja sie z obszarami zródla i drenu przyrzadu pólprzewodnikowego. Ponadto ostrosc stopni przecinanych przez styk 17a bramki jest podobnie zmniejszana przez te zwezajaca sie powierzchnie.Figura 2 przedstawia dokladnie obszar przejsciowy pomiedzy warstwa tlenkowa bramki 12 i warstwa tlenkowa pola 16b, przy czym krzem polikrystaliczny 17 pokrywa obydwie tlenkowe warstwy, co pokazano94 622 5 równiez na fig. 1e. Struktura pokazana na fig. 2 jest oparta na fotografii obszaru przejscia pomiedzy warstwa tlenkowa bramki 12 i warstwa tlenkowa pola 16b. Warstwa tlenkowa pol. I6b jest stopniowym rozszerzeniem warstwy tlenkowej bramki 12 o stopniowo zwiekszajacej sie grubosci wzdluz obszaru 12b. Przy szczycie 12c -gwaftottiEtte stonczy sie stopniowy wzrost grubosci warstwy tlenkowej, a kierunek zbocza powierzchni warstwy tlenkowej Wfo odwraca sie. Na powierzchni warstwy tlenkowej 16b tworzy sie niecka 16g, lecz nastepnie w obszarze T6Hn vwarst»»atlenkowa pola stopniowo przyjmuje powierzchnie plaska i jej grubosc staje sie jednolita.Obszar lite zwys&lawfeftinieszkowanego materialu typu n pozostaje bezposrednio pod dolna powierzchnia warstwy tlenkowej poto 16b. Krzem polikrystaliczny 17 tworzy jednorodna warstwe nad górna powierzchnia warstwy tlenkowcaj fefasriki 12 i warstwy tlenkowej pola 16, pomijajac istnienie szczytu 12c < niecki 1$& w warstwie tle.mkDja»3J frfmmki 12 oraz warstwy tlenkowej pola 16b. Warstwa 20 dwutlenku krzemu pokrywa warstwe polikrystafranallJ.W odmiennym ra*zjwl§zaniu wedlug wynalazku podloze 11 jest utleniane, aby wytworzyc warstw* tlenkowa bramki 12. :Nas.tepriie warstwa azotku krzemu 13 (fig. 1b) jest umieszczona nad warstwa tlenkowa bramki 12 i rra gruboSc w przyblizeniu 1000 A. Warstwa tlenkowa (nie pokazana na rysunku), utworzona ni spodniej stronie plytki 11 jest nastepnie usuwana, zwykle poprzez trawienie. Ta warstwa tlenku byla wytworzona równaczeirtie z warstwa tlenkowa bramki ima te sama grubosc go warstwa tlenkowa bramki' (typowo okolo lOODjfc). Nastepnie warstwa 14 (fig. 1b) dwutlenku krzemu jest umieszczona nad górna powierzchnia azotku taranmu 13. Przed umieszczeniem warstwy 14 dwutlenku krzemu, warstwa azotku krzemu 13 moze byc utleniona Jesli wymaga sie, aby poprawic baze, na której ma byc tworzona warstwa 14. Warstwa 14 ma grubosc 5000 A.Struktura jest nastepnie w calosci odgazowywana za pomoca trójchlorku fosforu w wysokiej temperaturze, korzystnie 1070°C. Po zakonczeniu odgazowywania warstwa 14 jest zdejmowana z przyrzadu. Nastepnie utleniana jest warstwa azotku krzemu 13 w parze wodnej o temperaturze 1000°C, przez czas potrzebny do wytworzenia warstwy tlenkowej o grubosci okolo 50 A. Ta warstwa o grubosci 50 A pokrywajaca azotek krzemu jest nastepnie usuwana z pola przyrzadu, pozostawiajac tlenek azotku nad obszarami zródla, drenu i bramki.Azotek krzemu odsloniety po usunieciu warstwy tlenku z pola przyrzadu jest nastepnie usuwany poprzez trawienie kwasem fosforowym w temperaturze 155°C. Po tym etapie usuwana jest odslonieta warstwa tlenkowa bramki (o grubosci w przyblizeniu 1050 A). Umozliwia to obserwacje niewytrawionych lub wytrawionych czesciowo powierzchni warstwy tlenkowej pola pozostalej po niekompletnym usunieciu azotku krzemu. Dlatego obszary azotku krzemu przypadkowo pozostawione w polu przyrzadu sa na tym etapie procesu niezawodnie wykrywane i zostaja dokladnie usuniete.Nastepnie imptantowane sa domieszki w pole przyrzadu przy zastosowaniu techniki focrientecfi jonów.Zwykle domieszki te sa implantowane z gestoscia powierzchniowa 2X 1012 atomów/cm2 prre tettosowantu strumienia jonowego o energii 40 keV.Po implantacji jonów poprzez pole przyrzadu, pole to jest ponownie utleniane w perze wodne] 0 temperatu* rze 1000°C, az do narosniecia warstwy tlenku o grubosci okolo 1,3 mikrona. Warstwa tlenku na azotku krzemu, nad obszarami zródla, drenu i bramki utworzona w podlozu lub na podlozu 11, ma wstepnie grubosc 50 A- Po utlenianiu pola, warstwa tlenku ma okolo 250 A grubosci. Ta warstwa tlenku na azotku krzemu o grubosci 250 A jest usuwana przez trawienie. Trawienie trwa dluzej, niz to jest potrzebne do usuniecia znad warstwy azotku krzemu warstwy tlenku o grubosci 250 A i zwykle jest jeszcze usuwana pewna dodatkowa warstwa tlenku przykladowo az do 750 A na przyrzadzie, w celu zapewnienia calkowitego usuniecia warstwy tlenku na warstwie azotku krzemu. Ostatecznie azotek krzemu pokrywajacy warstwe tlenkowa stanowiaca bramke jest usuwany w procesie trawienia, pozostawiajac lezacy pod warstwa tlenkowa bramki (1050 A) na powierzchni podloza 11, pokrywajacy obszar zródla, drenu i bramki tworzone w podlozu lub na tym podlozu. Dalszy przebieg procesu jest identyczny z poprzednio opisanym.Wedlug drugiego przykladu rozwiazania wymiary maskowania zródla i drenu sa regulowane przez trawienie cienkiej warstwy tlenku maskujacej (zwykle 50 A grubosci), anie przez maskowanie i trawienie warstwy dwutlenku krzemu o grubosci 6000 A. Gruba warstwa dwutlenku krzemu moze powodowac zmiany w wymiarach obszarów zródla, drenu i bramki z uwagi na niekontrolowane zmiany w szybkosci trawienia bocznego grubej warstwy dwutlenku krzemu (warstwa 14, fig. 1b). Zastosowanie warstwy tlenku o grubosci 50 A do wyznaczenia bocznego zasiegu obszarów zródla, drenu i bramki znacznie poprawia dokladnosc, z która obszary te moga byc tworzone z uwagi na spadek czulosci procesu trawienia w stosunku do dwutlenku krzemu i z uwagi na zmniejszenie takich efektów optycznych jak dyfrakcja i rozproszenie swiatla, podczas tworzenia otworów zródla i drenu wiezacej ponizej warstwie azotku krzemu 13 i warstwie tlenkowej bramki 12. Ponadto wymagana energia implantacji jonów, aby implantowac wybrane domieszki w polu przyrzadu, jest znacznie zmniejszona poprzez usuniecie wstepnej warstwy tlenku w obszarze pola. Stad w tym rozwiazaniu energia6 94 622 implantacji fosforu zostala zmniejszona ze 120 keV do 40 keV. Ewentualnie, jesli zajdzie tego potrzeba, pole przyrzadu pólprzewodnikowego mozna domieszkowac metoda chemiczna.Wreszcie, grubosc warstwy tlenku pola moze byc zmniejszona do okolo 1,3 mikrona od uprzednio stosowanej grubosci warstwy tlenku pola, co zmniejsza czas wymagany do tworzenia tej warstwy, a tym samym zwieksza wydajnosc produkcji.Zmiana powyzszego procesu pociaga za soba wstepne formowanie nad cala górna powierzchnia podloza 11 tylko czesci warstwy tlenkowej bramki 12 (fig. 1a). Warstwa azotku krzemu 13 jest tworzona jak poprzednio, a warstwa tlenku ze spodniej strony jest usuwana. Warstwa 14 dwutlenku krzemu jest osadzana, a nastepnie odgazowywana i zdejmowana, po czym jest usuwana warstwa azotku krzemu 13 znad pola przyrzadu, zwykle poprzez trawienie, aby odslonic lezaca pod nia warstwe tlenku bramki. Warstwa tlenku bramki jest wstepnie tworzona jako ciensza niz w poprzednich rozwiazaniach, np. do grubosci 500—1000 A. Usuniecie azotku krzemu odslania te wstepna warstwe tlenkowa bramki w polu przyrzadu. Nastepnie odslonieta warstwa tlenkowa bramki jest selektywnie usuwana z obszarów pola przyrzadu.Wybrane domieszki implantuje sie przez pole przyrzadu w ten sam sposób, jak w drugim rozwiazaniu wedlug wynalazku, a nastepnie pole przyrzadu jest ponownie utleniane w temperaturze okolo 1000°C do pozadanej grubosci, która korzystnie wynosi 1,3 mikrona. Warstwa tlenku na pozostalych czesciach warstwy azotku krzemu 13, nad obszarami zródla i drenu, jest teraz usuwana. Warstwa tlenku ma w przyblizeniu grubosc 250 A, jako wynik dlugiego utleniania pola, któremu przyrzad zostal uprzednio poddany. W czasie procesu usuwania tlenku, trawienie jest prowadzone tak, aby wytrawic warstwe o grubosci w przyblizeniu 750 A, co zapewnia, ze cala warstwa tlenku nad warstwa azotku krzemu 13 jest calkowicie usunieta i ma maly wplyw na warstwe tlenkowa pola. Nastepnie usuwana jest warstwa azotku krzemu 13 pokrywajaca obszary, w których maja byc wytworzone w przyrzadzie zródlo, dren i bramki. Bramka jest wówczas ponownie utleniana, aby wytworzyc dodatkowa warstwe tlenku o grubosci 250-750 A nad obszarami zródla, drenu i bramki. Jesli trzeba, to ponowne utlenianie wstepne i utlenianie sa przeprowadzane w osrodku odgazowanym. Zwykle w czasie utlenia¬ nia stosuje sie pochlanianie halogenu, co jest nieraz potrzebne z uwagi na to, ze nakladanie azotku krzemu moze zanieczyszczac tlenek.Nalezy zauwazyc, ze w ostatnim opisanym rozwiazaniu wedlug wynalazku, warstwa tlenkowa bramki pozostaje nad przyrzadem po tym, gdy zostal wstepnie wytworzony.Jednak dowolne warstwy tlenku lub azotku krzemu nad polem przyrzadu sa usuwane, aby umozliwic umieszczenie domieszki w polu przyrzadu oraz, aby zabezpieczyc je przed tworzeniem sie kanalów. Wówczas warstwa tlenkowa pola nad przyrzadem jest tworzona ponownie do pozadanej grubosci. Jednakze czesc warstwy tlenkowej bramki oslaniajaca obszary zródla, drenu i bramki jest pozostawiana na przyrzadzie wciagu calego procesu, aby zabezpieczyc od zanieczyszczania formowane obszacy bramki lub zródla i drenu.Odgazowywanfe warstwy tlenku po nalozeniu warstwy azotku krzemu 13 chroni przyrzad od zanieczysz¬ czenia sodem i innymi metalami, co moze miec miejsce przed odgazowywaniem. Usuniecie azotku krzemu i lezacego pod nim tlenku umozliwia kontrole wizualna i zapewnia calkowite usuniecie azotku krzemu.Niekompletne usuniecie azotku krzemu na przyrzadzie moze spowodowac problemy wewnetrznych styków i pewne problemy zwiazane z przewodnictwem powierzchniowym.Dodatkowe utlenianie dielektryka bramki po utlenieniu pola i usunieciu azotku krzemu eliminuje efekty brzegowe duzego Qss charakterystyki, zwlaszcza malych tranzystorów unipolarnych.Wzrost grubosci warstwy tlenkowej bramki do okolo 1200 A zwieksza nieco napiecie progowe, zwykje od 1,3 V do 1,5 V.Wzrost grubosci warstwy tlenkowej bramki 12 na podlozu 11 przed kolejnym procesem poprzedzonym selektywnym utlenianiem obszarów pola daje znaczne korzysci. Umozliwia optymalizacje przygotowania powierzchni plytki wyjsciowej niezaleznie od innych wymaganych etapów procesu. W rzeczywistosci eliminuje nawarstwianie domieszek typu n po utlenieniu bramki, równiez calkowicie rozprowadza nawarstwienia jakichkol¬ wiek domieszek wystepujace podczas etapu wstepnego utleniania w nastepstwie procesu. Dzieki wzrostowi warstwy tlenkowej pola, unika sie róznych nieciaglosci powstalych w wyniku niejednolitego stopnia szybkosci utleniania, które wystepuje w uprzednio stosowanych procesach jako wynik narastania warstwy tlenkowej bramki po grubszej warstwie tlenkowej pola. Zapewnia to równiez lagodne przejscie od pola do bramki i tym samym umozliwia dokladne tworzenie i lagodne pokrywanie cienka warstwa metalu lub warstwa rezystorowa.Do produkcji tranzystorów unipolarnych typu ,rnormalnie wylaczony" mozna stosowac alternatywne rozwiazanie wedlug wynalazku. W tym procesie stosowane sa zasadniczo te same etapy, jednak z pewna modyfikacja. Po utlenieniu pola przyrzadu, warstwa 14d dwutlenku krzemu i warstwa 13b azotku krzemu wraz z posrednia warstwa 13a tlenku, sa usuwane z powierzchni przyrzadu, odslaniajac izolacje bramki nad obszarem zródla, drenu i bramki. Do wybranego obszaru lezacego pod spodem podloza krzemowego 11 jest wykonywane94 622 7 okno 12b poprzez warstwe tlenkowa bramki. Nastepnie plytka jest pokrywana warstwa swiatloczula, a warstwa swiatloczula jest usuwana sponad wybranych obszarów zródla, drenu i bramki znana technika maskowania fotolitograficznego. Po czym nastepuje implantacja jonów wybranych domieszek typu p, np. boru, nad górna powierzchnia obszarów zródla, drenu i bramki. Ta implantacja nastepuje do grubosci okolo 1000 A, choc moga byc to inne grubosci zgodnie z potrzebami. Implantacja jonów odbywa sie przy poziomie energii 50 keV.Wynikiem implantacji jonów jest utworzenie cienkiej warstwy o przewodnosci przeciwnego typu do uprzedniej przewodnosci podloza 11 w górnej powierzchni materialu pólprzewodnikowego 11 i w jej poblizu. Warstwa ta sluzy jako kanal pomiedzy przeznaczonymi do wytworzenia obszarami zródla i drenu o przewodnosci tego samego typu co podloze 11. Dlatego ta implantowana warstwa jonów umozliwia tworzenie tranzystorów unipolarnych typu „normalnie wylaczony" zamiast tranzystorów typu „normalnie zalaczony". Dalsze etapy procesu przebiegaja jak poprzednio. PLThe subject of the invention is a method of manufacturing a unipolar transistor, especially a silicon transistor, in which the gate oxide layer is formed in such a way as to obtain maximally stable and reproducible transistors with predetermined characteristics and a unipolar transistor. Unipolar semiconductor transistors are known. Such transistors are extremely sensitive to small amounts of impurities in the contact surfaces between the insulating layers and the underlying semiconductor material containing the source and drain regions. As the dimensions of the unipolar transistor decrease more and more, it becomes important to correctly select the masks, especially the source and drain masks. The use of a polycrystalline silicon gate, as described in US Patent No. 3,673,471, allows the dimensions of the source and drain regions to be reduced, and reduces the coverage of the gate with respect to the source and drain regions, thereby allowing a higher speed of operation of the unipolar transistor. In unipolar transistors a thin insulating layer is sandwiched between the semiconductor substrate containing the source and drain regions and the gate electrode. This prevents undesirable inversion of the semiconductor material in the field (i.e., inactive portion) of the semiconductor device when a voltage is applied to the gate electrode and a much thicker insulating layer is located above the field of the device than under the gate electrode. As is apparent from the aforementioned US patent, typically the field insulation is about a size thicker than that of the gate. Until now, in the production of unipolar transistors, a field oxide layer is first applied to the plate. Those parts of the field oxide layer above the areas of the semiconductor substrate where the source and drain are to be produced are removed. After the source and drain regions are formed, the field oxide layer above the gate region is removed and a gate oxide layer is formed. The gate oxide layer has a thickness of the order of 1000 A. Removal of the field oxide layer above the active regions of the semiconductor substrate allows contamination of these regions of the substrate and hinders the further process of homogeneous gate oxide layer growth. Typically, contamination accumulates at the edges of the field oxide layer and causes short circuits between the successively formed gate electrode and the source and / or drain areas. In addition, the difference in the thickness of the field and gate oxide layers causes a sharp jump in the insulation in the vicinity of the source and drain areas. Such a jump significantly increases the risk of breaking the conductive leads in contact with the source and drain areas. The method of producing a unipolar transistor according to the invention is that the oxide insulation layer is gates are formed first in the semiconductor material, and then selectively the oxide insulating layer of the field is formed. The thickness of the oxide insulating layer connecting the gate oxide layer and the field oxide insulating layer decreases from the thickness of the oxide layer insulating layer to the thickness of the gate oxide insulating layer. Unipolar transistor according to the invention is characterized by the fact that the insulating layer connecting the second oxide insulating layer covering the part of the semiconductor material surrounding the source and drain areas and the area between the source and drain areas with the first oxide insulation layer covering part of the surface of the semiconductor material between the source and drain areas taper gradually from the thickness of the second oxide insulation layer to the thickness of the first oxide insulation layer creating a transition. in the shape of a cone. Forming as the first gate oxide layer in several high temperature operations minimizes build-up volumetric contamination or depletion which was previously a characteristic of the oxidation process. By retaining the gate oxide layer in the semiconductor device throughout the process, the instrument surface is protected and impurities and other impurities must not be formed on the surface of the semiconductor material. The process according to the invention makes it possible to produce on average a larger number of unipolar transistors on one board than it has been achieved so far. The subject of the invention is illustrated in an example embodiment in the drawing, in which Figs. 1a to 1h show successive stages of the process according to the invention, and Figs. 2 - conically shaped the transition between the field oxide layer and the gate oxide layer in the cross-section. The solution according to the invention is described in the use of a silicon material, however, this solution can be applied to any other material suitable for the production of unipolar transistors and an oxide-producing semiconductor material generated by heat On the silicon substrate 11 (Fig. 1a), the gate oxide oxide layer 12 is formed. Typically, the gate oxide layer 12 is formed by thermal oxidation of the substrate 11 and has a thickness of approximately 1000 A. However, in the process according to In the link, any gate oxide layer thicknesses suitable for obtaining a unipolar transistor with the desired characteristics can be used. Silicon substrate 11 has a specific resistance of 4-6 ohms and is typically cut in the (111) orientation, although other cut orientations, e.g., (100), are also permitted. The oxide layer 12 is preferably formed by thermal oxidation of the silicon substrate 11, but also other methods ensure the production of satisfactory gate insulation. The substrate 11 and all covering layers are called plate 10 * A layer 13 of silicon nitride is formed on an oxide layer 12 (Fig. 1b). The nitride layer 13 is 1000 Å thick, but may be of different thickness as required. Then, a thin layer of silicon oxide 13a is formed on the upper surface of the silicon nitride layer 13 (Fig. 1b). The methods of oxidizing the silicon nitride layer are known. Typically the silicon oxide layer 13a has a thickness of 50 A. It should be added that this step is performed additionally and can be omitted if necessary. The next silicon dioxide layer 14 is formed on a thin, oxidized nitride layer. The silicon dioxide layer 14 has a thickness of approximately 6,000 A and is formed by the decomposition of silicon dioxide in an oxygen environment. The silicon dioxide layer 14 adheres well to the oxidized silicon nitride layer 13a. In fact, layer 13a is formed to achieve adhesion of the base to layer 14. The next process step is not shown in the figure, but is a volumetric gas absorption at 1070 ° C in a phosphorus oxychloride environment. As a result, the phosphorus-enriched glass on the top of layer 14 is removed from the semiconductor device. A layer of 3000 A thickness is removed from layer 14. As shown in Fig. 1c, the silicon dioxide layer 14 and the underlying silicon nitride layer 13 are removed from all parts of the field of the semiconductor device. To do this, the silicon oxide layer 14 is pre-masked to transmit light to the entire oxide layer of the field of the semiconductor device. The silicon dioxide layer 14 is then etched into the silicon nitride layer 13 using selective etching, which etches the silicon dioxide much faster than silicon nitride. Once all of the illuminated silicon dioxide 14 on the silicon nitride 13 has been removed, the freshly illuminated silicon nitride 13 is removed by etching which digests it much faster than silicon dioxide. When the silicon nitride 13 covering the gate oxide layer 12 is removed, the etchant used to remove the silicon nitride does not attack the gate oxide layer 12 to any great extent. The structure remaining after etching is shown in Fig. 1c, where part 14b of the silicon dioxide layer 14 still covers the area. 13b of the silicon nitride layer 13, which in turn covers the active region of the semiconductor device. At this point in the field region of the semiconductor device, where the source, drain, and gate regions of the unipolar transistor will not be formed, it is selectively implanted with dopants using the ion implantation technique. The implantation allows conductive-type impurities to pass through the gate oxide 12 and deposit in the region of the semiconductor substrate 11 directly beneath this gate oxide. Therefore, regions 11a and 11b shown in Fig. 1c contain ionically implanted dopants. When the semiconductor substrate is l / pu n, these impurities have such concentrations that the implanted semiconductor material exhibits a r-type conductivity. When the semiconductor substrate is p-type, the impurities are shaped such that the ion implantation regions exhibit p + conductivity. The typical thickness for the ionically implanted areas 11a and 11b is 1000 A, and the typical dopant concentration in these areas is 10 6 atoms / cm3. The plate 10 is then placed in an oxidizing environment and at an elevated temperature. Environmental oxygen combines with the silicon of the silicon substrate 11 underneath those portions of the gate oxide 12 that are not shielded by silicon nitride 13b to form thick regions 16a and 16b (FIG. 1d) of the oxidized semiconductor material. Regions 16a and 16b are typically 1.6 microns thick. As a result of oxidation of a semiconductor silicon material, the material thickness increases approximately 2.2 times. The regions 16a and 16b use approximately 0.7 microns of the underlying semiconductor material 11 to form a 1.6 micron thick silicon dioxide layer. During the process of thermal oxidation at high temperature, the regions 11a and 11b with conductivity ri \ migrate further into the silicon depth of the semiconductor substrate 11. This migration takes place both due to different diffusion coefficients and segregation of inherent conductivity determined by impurities in regions 11a and 11b in silicon, as opposed to silicon dioxide, therefore, the oxidized regions 16a and 16b do not contain as much impurities as regions 1 la 111b / If, however, substrate 11 contains boron as the primary dopant and is of the p-type, regions 16a and 16b may contain significant amounts boron. Also, the silicon dioxide area 16a is formed on the underside of the plate during the oxidation process. The area 16f (Fig. Id) is formed earlier, during the formation of the gate oxide layer 12 and the silicon dioxide layer 14. Formation of the thick field oxide layer 16a and 16b is preceded by the removal of silicon nitride 13b and the overlying silicon dioxide 14b (Fig. 1c). The final structure is shown in Fig. Id. It should be noted that in regions 16c and 16d, the field oxide layer gradually tapers from the thickness of the silicon oxide field 14 to the thickness of the gate oxide layer 12. This tapering allows the source and drain areas to contact the source and drain areas by means of leads crossing the oxide layer field and then gradually descend to the height of the gate oxide layer, without any potential for circuit breakage as has hitherto been the case. After producing the structure shown in Fig. 1d, a layer 17 of polycrystalline silicon is formed on the upper surface of the device. Layer 17 is formed after opening 12b in the gate oxide layer 12. Hence, a portion of layer 17 contacts the substrate surface 11. The polycrystalline silicon layer 17 is approximately 3000 Å to 3300 Å thick. However, other thicknesses may be used if required. The technique of depositing a polycrystalline silicon layer is known and will not be described here. Thereafter, the upper surface of the polycrystalline silicon layer 17 is oxidized to produce a silicon dioxide layer 18. Standard chemigraphy techniques use masking of the oxidized polycrystalline silicon layer 17 over the gate areas formed in the substrate or on the substrate 11 and over the internal conductive connections formed by polycrystalline silicon. From the unprotected surfaces the photosensitive layer is removed the oxide and then the exposed polycrystalline silicon is removed. The final structure (FIG. 1f) has a polycrystalline silicon region 17a formed on its upper surface above the gate oxide 12 and protected by the overlying oxide layer 18a. The polycrystalline silicon in regions 17b and 17c is removed. Polycrystalline silicon 17d, having an oxide layer 18d on its upper surface, covers not only part of the active region of the device, but also part of the field of the device. After doping, this polycrystalline silicon serves as a conductive exit to the active region formed in the substrate 11 below the opening 12b in the gate oxide layer 12. In addition, the doped polycrystalline silicon regions may be used as lower transverse conductivities under the metal leads. Then the gate oxide layer 12 not covered by polycrystalline silicon4 94 622 regions 17a, 17d, or a portion of the field oxide regions 16a, 16b, is removed to reveal the upper surface of the semiconductor material 11 in which the source and drain regions of the unipolar transistor are to be formed. Simultaneously with the selective removal of the oxide from the gate layer 12, the oxidized portions 18a, 18d of the polycrystalline silicon regions 17a, 17d are removed. The typical dopant, which is boron, when substrate 11 has an n-conductivity, is then diffused into substrate 11 to form a transistor to form source and drain, i.e. regions 19a and 19b. Although the gate oxide layer above the source 19a and drain 19b areas described as being completely removed in this production step, it may only be partially removed if desired. The portion of the gate oxide 12 on the left side of substrate 11 during the diffusion process must, however, be sufficiently thin to allow the dopant to pass therethrough in order to form the source regions 19a and drain 19b under the gate oxide 12 during the diffusion of boron into the substrate 11 for For source 19a and drain 19b regions, boron also diffuses into regions 17a and 17d of polycrystalline silicon 17 to form gate electrode 17a and conductive lead 17d. Diffusion occurs in an oxidizing atmosphere, so a thin layer of oxide forms again over the source and drain areas. Part of this oxide layer may be removed to allow electrical contact of drain area 19b to be made. It should be noted that region 9a already has such contact through window 12b (Fig. 1e) via polycrystalline silicon 17d. Alternatively, a metal contact may be made from a material such as aluminum into the area 19a. After producing the doped gate electrode 17a, the doped lead 17d, and the source 19a and drain 19b areas by diffusion of the p-type dopant, a layer of passive material 20 is formed on the upper surface of the device ( Fig. 1g). Typically layer 20 consists of a phosphorus doped silicon dioxide layer approximately 6000 A thick. However, other passivation and / or insulating layers may also be formed over the top surface of the device. Such layers may consist of 2 multiple layers of material and may include e.g. silicon nitride layers. The plate 10 is then heated to allow the glass 20 to melt and further diffuse the boron in the areas 19a and 19b into the substrate 11 to further expand the source areas 19a and drain 19b. This heat treatment is known, so it will not be described. Upon completion of this heat treatment, contact gaps are formed in layer 20 to expose those areas in the substrate 11 to which electrical contacts must be made. While the area 19a already has contact via the lead 17d of doped polycrystalline silicon, a suitable contact must be made for area 19b. The contact window 20a in layer 20 exposing the surfaces of region 19b is produced by known masking and photolithography techniques. Moreover, also, through another window in layer 20, a contact is made to the doped polycrystalline silicon remaining on the semiconductor device. During this time, for example by etching, the oxide layers 16e and 16f (Fig. 1d) formed on the underside of the plate are removed. The layer 21 of conductive material is then formed over the upper surface of layer 20. Typically, this layer is formed by aluminum sputtering. Layer 21 contacts through layer 20 with the upper surfaces of areas on the ground 11 through windows such as 20a. The conductive layer 21, for example a 1.2 micron aluminum layer, is then masked and etched to produce a suitable pin pattern on the top surface of the device. Masking and etching is known and will not be described. The plate 10 is then heated to fuse a good electrical contact between the parts of the layer 21 and the substrate 11. The last step in the process is the formation of a layer of phosphor-doped silicon dioxide approximately 1.0 microns above the surface of the plate. This step is followed by masking the contact tracks on the upper surface of the device formed from layer 21 and etching the silicon dioxide to expose these conductive tracks. The semiconductor device produced by this process has an internal lead 17d of area 19d. Moreover, the surface of the substrate 11 on which the protected transistor has been formed. There is an oxide layer of the gate 12, thus preventing impurities from reaching the interface between the oxide layer 12 and the substrate 11. An additional oxide layer 16a, 16b in the instrument field is formed during the process, this the oxide layer is an extension of the gate oxide layer. The phase boundary between the gate oxide 12 and the field oxide 16 becomes narrower, which reduces the sharpness of the steps that must be intersected by the passing leads 17d and 21 which contact the source and drain regions of the semiconductor device. Moreover, the sharpness of the steps intersected by the gate contact 17a is similarly reduced by these tapered surfaces. Figure 2 shows exactly the transition area between the gate oxide layer 12 and the field oxide layer 16b, with polycrystalline silicon 17 covering both oxide layers as also shown in Figure 2. Fig. 1e. The structure shown in Fig. 2 is based on a photograph of the transition area between gate oxide 12 and field oxide 16b. Oxide layer pol. I6b is a gradual expansion of the gate oxide layer 12 with gradually increasing thickness along the area 12b. At the 12c-gwaftottiEtte top, the gradual increase in the thickness of the oxide layer ceases, and the slope direction of the Wfo oxide surface reverses. A trough 16g is formed on the surface of the oxide layer 16b, but then in the area of T6Hn, the oxide layer of the field gradually assumes a flat surface and its thickness becomes uniform. The solid area of the high-instilled n-type material remains directly below the lower surface of the oxide layer 16b. Polycrystalline silicon 17 forms a homogeneous layer over the upper surface of the oxide layer of fefasrika 12 and the field oxide layer 16, disregarding the presence of the top 12c <trough 1 $ & in the background layer 12 and the oxide layer of the field 16b. The layer 20 of silicon dioxide covers the polycrystalline layer. In an alternative embodiment of the invention, the substrate 11 is oxidized to form the gate oxide layer 12: A saturated silicon nitride layer 13 (Fig. 1b) is placed over the gate oxide layer 12. and a grit thickness of approximately 1000 A. An oxide layer (not shown) formed on the underside of the plate 11 is then removed, usually by etching. This oxide layer was formed equal to the gate oxide layer and had the same thickness of the gate oxide layer (typically around 10 ° C). Then the layer 14 (Fig. 1b) of silicon dioxide is placed over the top surface of the ram nitride 13. Before the silicon dioxide layer 14 is placed, the silicon nitride layer 13 can be oxidized. If required to improve the base on which the layer 14 is to be formed. 14 has a thickness of 5000 A. The structure is then completely degassed with phosphorus trichloride at high temperature, preferably 1070 ° C. After degassing is complete, layer 14 is removed from the apparatus. The silicon nitride layer 13 is then oxidized in water vapor at 1000 ° C for the time needed to form an oxide layer of approximately 50 A. This 50 A layer covering the silicon nitride is then removed from the field of the instrument, leaving the nitride oxide above the areas. Source, drain and gate. Silicon nitride exposed after removal of the oxide layer from the instrument field is then removed by etching with phosphoric acid at 155 ° C. After this step, the exposed gate oxide layer (approximately 1050 Å thick) is removed. This makes it possible to observe the non-etched or partially etched surface of the field oxide layer remaining after incomplete removal of silicon nitride. Therefore, areas of silicon nitride accidentally left in the instrument field are reliably detected at this stage of the process and are thoroughly removed. Thereafter, impurities are implanted into the instrument field using the focrientecfi ion technique. Typically these impurities are implanted with a surface density of 2 × 1012 atoms / cm2 of pre-tettedpantjet ion with an energy of 40 keV. After ion implantation through the field of the instrument, this field is re-oxidized in water pea at a temperature of 1000 ° C, until the formation of an oxide layer of about 1.3 microns. The oxide layer on the silicon nitride, above the source, drain and gate areas formed in the substrate or on the substrate 11, is initially 50 Å thick. After oxidation of the field, the oxide layer is approximately 250 Å thick. This 250 A thick silicon nitride oxide layer is removed by etching. The etching takes longer than it takes to remove the 250 A thick oxide layer from above the silicon nitride layer, and typically some additional oxide layer, for example up to 750 A on the device, is still removed to ensure complete removal of the oxide layer on the silicon nitride layer. Eventually, the silicon nitride covering the gate oxide layer is removed by the etching process, leaving behind a gate oxide layer (1050 A) lying on the surface of substrate 11 covering the source, drain and gates areas formed in or on the substrate. The rest of the process is the same as previously described. According to the second embodiment, the masking dimensions of the source and the drain are governed by etching a thin masking oxide layer (usually 50 A in thickness), rather than masking and etching a 6,000 A silicon dioxide layer. can cause changes in the dimensions of the source, drain and gate regions due to uncontrolled changes in the lateral etch rate of the thick silicon dioxide layer (layer 14, Fig. 1b). The use of an oxide layer with a thickness of 50 A to define the lateral ranges of the source, drain and gate areas significantly improves the accuracy with which these areas can be formed due to the decrease in the sensitivity of the etching process in relation to silicon dioxide and due to the reduction of optical effects such as diffraction and Light scattering, during the formation of the source and drain holes, tied below the silicon nitride layer 13 and the gate oxide layer 12. Furthermore, the required ion implantation energy to implant selected impurities in the instrument field is significantly reduced by removing the initial oxide layer in the field region. Hence, in this solution, the energy of phosphorus implantation was reduced from 120 keV to 40 keV. Alternatively, if necessary, the field of the semiconductor device can be doped with a chemical method. Finally, the thickness of the field oxide layer can be reduced to about 1.3 microns from the previously applied field oxide layer thickness, which reduces the time required to form this layer and thus The variation of the above process entails preforming over the entire upper surface of the substrate 11 only a portion of the oxide of the gate 12 (Fig. 1a). The silicon nitride layer 13 is formed as before and the oxide layer on the underside is removed. The silicon dioxide layer 14 is deposited, then degassed and peeled off, whereupon the silicon nitride layer 13 is removed above the instrument field, typically by etching, to expose the underlying gate oxide layer. The gate oxide layer is preformed thinner than in the previous embodiments, eg to a thickness of 500-1000 Å. Removal of silicon nitride exposes this initial gate oxide layer in the field of the instrument. The exposed gate oxide layer is then selectively removed from the instrument field areas. The selected impurities are implanted through the instrument field in the same way as in the second embodiment of the invention, and then the instrument field is re-oxidized at about 1000 ° C to the desired thickness, which preferably it is 1.3 microns. The oxide layer on the remainder of the silicon nitride layer 13 above the source and drain areas is now removed. The oxide layer is approximately 250 A thick as a result of the long oxidation of the field to which the instrument has previously been subjected. During the oxide removal process, etching is performed to etch a layer approximately 750 A thick, ensuring that the entire oxide layer above the silicon nitride layer 13 is completely removed and has little effect on the oxide layer of the field. The silicon nitride layer 13 covering the areas where the source, drain and gates are to be produced in the device is then removed. The gate is then reoxidized to produce an additional 250-750 A layer of oxide over the source, drain and gate areas. Pre-oxidation and oxidation are carried out in a degassed medium, if necessary. Typically, halogen absorption is used during the oxidation, which is sometimes needed because the deposition of silicon nitride may contaminate the oxide. Note that in the last described embodiment of the invention, the gate oxide layer remains above the device after it has been used. preformed. However, any layers of silicon oxide or nitride above the instrument field are removed to allow an impurity to be placed in the instrument field and to prevent channel formation. The field oxide layer above the device is then re-formed to the desired thickness. However, a portion of the gate oxide layer covering the source, drain, and gate areas is left on the instrument throughout the process to prevent contamination of the formed area of the gate or source and drain. The degassed oxide layers upon application of the 13 silicon nitride layer protect the instrument from sodium and other contamination. metals which may take place prior to degassing. Removal of silicon nitride and underlying oxide enables visual inspection and ensures complete removal of silicon nitride. Incomplete removal of silicon nitride on the instrument can cause internal contact problems and some surface conductivity problems. Additional oxidation of the gate dielectric after oxidizing the silicon field and removing the silicon nitride boundary of large Qss characteristics, especially of small unipolar transistors. An increase in the thickness of the gate oxide layer to about 1200 A slightly increases the threshold voltage, usually from 1.3 V to 1.5 V. The increase in the thickness of the gate oxide layer 12 on the substrate 11 before the next process preceded by selective oxidation of the field regions offers significant advantages. It enables the surface preparation of the exit plate to be optimized independently of any other process steps required. In fact, it eliminates build-up of n-type impurities after gate oxidation, and completely distributes any build-up of any impurities occurring during the post-oxidation step following the process. Due to the growth of the field oxide layer, the various discontinuities due to the non-uniform degree of oxidation rate which occur in previously used processes as a result of the gate oxide layer growing over the thicker field oxide layer are avoided. It also provides a smooth transition from field to gate and thus allows for the accurate formation and soft coating of a thin metal layer or resistive layer. For the production of unipolar transistors of the type "normally off", an alternative solution according to the invention can be used. In this process essentially the same steps are used. After oxidation of the instrument field, the silicon dioxide layer 14d and the silicon nitride layer 13b, along with the intermediate oxide layer 13a, are removed from the instrument surface, exposing the gate insulation over the source, drain, and gate areas. To the selected area beneath. The silicon substrate 11 is made through the gate oxide layer 12b The plate is then covered with a photosensitive layer, and the photosensitive layer is removed from above selected areas of the source, drain and gate with a known photolithographic masking technique. After that, ion implantation of selected p-type impurities occurs, e.g. boron, above the upper cover source, drain, and gate areas. This implantation is up to a thickness of about 1000 A, although there may be other thicknesses as required. Ion implantation takes place at an energy level of 50 keV. The result of ion implantation is the formation of a thin layer with a conductivity opposite to the previous conductivity of the substrate 11 in and close to the upper surface of the semiconductor material. This layer serves as a conduit between the source and drain regions to be fabricated with the same type of conductivity as the substrate 11. Therefore, this implanted ion layer allows the formation of "normally off" type unipolar transistors instead of "normally on" type transistors. The next steps in the process are as before. PL