PL93446B1 - - Google Patents

Download PDF

Info

Publication number
PL93446B1
PL93446B1 PL17104474A PL17104474A PL93446B1 PL 93446 B1 PL93446 B1 PL 93446B1 PL 17104474 A PL17104474 A PL 17104474A PL 17104474 A PL17104474 A PL 17104474A PL 93446 B1 PL93446 B1 PL 93446B1
Authority
PL
Poland
Prior art keywords
output
frequency
input
signal
comparator
Prior art date
Application number
PL17104474A
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Publication of PL93446B1 publication Critical patent/PL93446B1/pl

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R25/00Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
    • G01R25/005Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller, or for passing one of the input signals as output signal
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/005Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing phase or frequency of 2 mutually independent oscillations in demodulators)

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

Przedmiotem wynalazku jest cyfrowy kom#ara$or fa- *zy i czestotliwosci przeznaczony do £o i czestotliwosci dwóth sygnalów* z których jeden jest syg- nalem odniesienia i tlo wytwarzania sygtisafcl stertojaofcg© 'wyfcorzystywanego w nklsdaeh regtflacfi fazy i cz^totli^ "wosci.Z opisu patentowego USA iir 3501701, Znany jest uklad -cyfrowego dysfcrymkiatora czestotliwosci. Znany dyskry* ^ainator czestOKliwosdi zawiera dwa obwody wejsciowe przeznaczone do ksztaltowania impulsów* przesuwnik fazowy, detektor fazowy oraz ^bwód wiciowy. Pierwszy obwód wejsciowy jest przeznaczony do przeksztalcania *ygnalu odniesienia w ciag impulsów prostokatnych, fctórych czestotliwosc powtarzania i faz* «a równe czesto¬ tliwosci i fazie wejsciowego sygnalu odniesienia. Drugi obwód wejsciowy jest przeznaczony do przeksztalcania sygnalu porównywanego w ciag impulsów, których czesto¬ tliwosc powtarzania i faza sa równe czestotliwosci i fazie sygnalu porównywanego. Przesuwnik fazowy, detektor fazowy i obwód wyjsciowy sa zrealizowane w ukladzie trzystopniowym rejestru przesuwajacego, przy tym prze- -suwnik fazowy i detektor fazowy zawieraja -po dwa rejestry przesuwajace, a obwód wyjsciowy jest zrealizowany na ;jednym rejestrzeprzesuwajacym.Do dwóch wejsc przesuwnika fazowego doprowadzane.sa przesuniete wzgledem siebie o 180° impulsowe sygnaly ^odniesienia. Na pierwszym wyjsciu przesuwnika fazowego otrzymywany jest sygnal impulsowy, którego fiza jest zgodna z faza sygnalu odniesienia, a czestotliwosc jest -dwa razy mniejsza od czestotliwosci sygnalu odniesienia.Na drugim wyjsciu przesuwnika fazowego otrzymywany jest sygnal, przesuniety wzgledem sygnalu na pierwszym Tvyj*ciu o 90 °, o takiej samej czestotliwoscia jak i sygnal na £ferwazy*n wy^seiti. Te dwa sygnaly sa doprowadzune 4o dwóch wejscia oprowadzany jest impulsowy sygnal f^eównywajiy z wejscia drugiego jobwodu wejsciowego, sygnaly, «trzy- tftywane aa dwóch wyjsciach detektora fazowego sa do¬ prowadzane 4© dwf&h wejsc wyjsciowego rejestru przesu¬ wajacego. Poziom sygnalu wyjsciowego mgo regestru przesuwajacego zalezy od róznicy czestotliwosci ^yflaahi odniesienia i sygnalu porównywanego, a mianowicie po¬ ziomu sygnalu wyjsciowego koncowego rejestru przesu¬ wajacego odpowiada poziomowi logicznemu *,1'% jezeli ez$8toliiW0sc sygnalu porównywanego jest wieksza, niz czestotliwosc sygnalu odniesienia, a poziomowi logicznemu ,#", jezeli czestotliwosc sygnalu porównywanego jest mniejsza niz czestotliwosc sygnaluodniesienia.Sygnal binarny 'Otrzymywany na wyjschi tego ukladu okresla znak róznicy czestotliwosci dwóch sygnalów, doprowadzonych do jego wejsc i moze byc wykorzystywany do regulacji czestotliwosci jednego sygnalu wzgledem czestotliwosci drugiego sygnalu.Jednakze znany dyskryminator czestotliwosci nie za¬ pewnia mozliwosci otrzymywania sygnalu wyjsciowego, zawierajacego informacje o róznicy faz miedzy porówny¬ wanymi sygnalami.Problem sterowania faza i czestotliwoscia zostal rozwia¬ zany w wyniku zaprojektowania komparatora fazy i czesto¬ tliwosci wedlug wynalazku. 93 44693 446 3 Zaprojektowany komparator fazy i czestotliwosci ma dwa wejscia. Jedno wejscie jest przeznaczone do odbioru sygnalu odniesienia o czestotliwosci fQ, a drugie wejscie — sygnalu roboczego o czestotliwosci f± porównywanego z sygnalem odniesienia. Komparator zawiera na wejsciu 5 pierwszy uklad ksztaltowania impulsów, dolaczony do pierwszego wejscia komparatora, oraz drugi uklad ksztal¬ towania impulsów, dolaczony do drugiego wejscia kompara¬ tora, oraz co najmniej jeden rejestr przesuwajacy, dolaczony do wyjscia pierwszego ukladu ksztaltowania impulsów. io Wedlug wynalazku komparator zawiera generator im¬ pulsów dolaczony do wyjscia drugiego ukladu ksztalto¬ wania impulsów. Wyjscie tego generatora impulsów jest dolaczone do drugiego wejscia rejestru przesuwajacego, przy czym wyjscie tego rejestru przesuwajacego stanowi 15 pienys2;e wyjscie komparatora, z którego wyprowadzany jest sygnal, zawierajacy informacje o róznicy faz porównywa¬ nych sygnalów. •l Komparator wedlug wynalazku zawiera równiez detektor /czestotliwosci, "dolaczony do wyjscia rejestru przesuwaja- 20 c^go,-uklad próbkujacy, którego pierwsze wejscie jest dolaczone do wyjscia pierwszego ukladu ksztaltowania impulsów, a drugie wejscie dó wyjscia detektora czestotli¬ wosci, oraz uklad pamieci, którego pierwsze wejscie jest dolaczone do wyjscia ukladu próbkujacego, aldrugie wejscie 25 — do wyjscia rejestru przesuwajacego. Wyjscie ukladu pamieci stanowi drugie wyjscie komparatora, z którego wyprowadzany jest sygnal zawierajacy informacje o róznicy miedzy czestotliwosciami porównywanych sygnalów.Korzystnym jest, gdy detektor czestotliwosci zawiera 30 element pamieci, element logiczny ALBO oraz uklad spustowy zalaczone szeregowo, przy czym wejscie sterujace elementu logicznego ALBO jest polaczone z wyjsciem rejestru przesuwajacego, a uklad próbkujacy zawiera obwód opózniajacy oraz zalaczony z nim szeregowo element 35 logiczny I.Przedmiot wynalazku jest blizej objasniony na przykla¬ dzie wykonania przedstawionym na rysunku, na którym fig. 1 jest schematem komparatora fazy i czestotliwosci, fig. 2 — schematem blokowym urzadzenia sterowania faza zawierajacego komparator, a fig. 3 przedstawia wykres ulatwiajacy zrozumienie zasady dzialania urzadzenia auto¬ matycznego sterowania przedstawionego na fig. 2.Komparator fazy i czestotliwosci przedstawiony na fig. 1 ma dwa wejscia 1 i 2 przeznaczone odpowiednio, do do¬ prowadzenia sinusoidalnego sygnalu odniesienia o czesto¬ tliwosci f0 i sygnalu roboczego porównywanego z sygnalem odniesienia, oraz dwa wyjscia 3 i 4, z których pierwsze wyjscie 3 jest przeznaczone do wyprowadzania sygnalu binarnego, którego dwa poziomy wskazuja odpowiednio, ze czestotliwosc sygnalu roboczego jest wieksza lub mniejsza od czestotliwosci odniesienia, a drugie wyjscie 4 jest prze¬ znaczone do wyprowadzania sygnalu binarnego, którego dwa poziomy wskazuja odpowiednio, ze sygnal roboczy wyprzedza lub opóznia sie w fazie w stosunku do sygnalu odniesienia. 40 45 50 55 Wejscie 1 jest polaczone ze wzmacniaczem — ogra¬ nicznikiem 10 wytwarzajacym wyjsciowy sygnal prosto¬ katny, którego poziomy 1 i 0 odpowiadaja okresom (— tt,0) 60 i (0,rc) sygnalu odniesienia. Wejscie 2 jest polaczone ze wzmacniaczem-ogranicznikiem 11, którego wyjscie jest dolaczone do wejscia generatora 12 impulsów. Generator 12 zawiera obwód rózniczkujacy i zalaczony do obwodu róz¬ niczkujacego monostabilny obwód spustowy (przerzutnik). 65 Generator 12 wytwarza impulsy o czasie tfwania malym, w porównaniu z okresami dwóch sygnalów wejsciowych- Cecha charakterystyczna sygnalu wyjsciowego wzmacniacza 11 jest nachylone czolo impulsów i faza równa zero (module n) sygnalu roboczego odbieranego na wejsciu 2 w przypad¬ ku, gdy ten sygnal jest sinusoidalny.Impulsy z wyjscia generatora 12 sa doprowadzane do wejsc sterujacych dwóch rejestrów przesuwajacych 13, 14 polaczonych kaskadowo. Przy tym wejscie sygnalowe pierwszego rejestru przesuwajacego 13 jest polaczone z wyjsciem wzmacniacza 10.W kazdym z okresów sygnalu roboczego przy jego fazie równej 0 pierwszy rejestr przesuwajacy 13 otrzymuje impuls sterujacy i próbkuje sygnal prostokatny odbierany ze wzmacniacza 10. Rejestruje on stan 1 lub 0 w zaleznosci od tego, czy sygnal odniesienia opóznia sie lub wyprzedza w fazie"sygnal roboczy w rozpatrywanym okresie. Rejestro¬ wany sygnal binarny otrzymywany na wyjsciu rejestru przesuwajacego 13 reprezentuje przesuniecia fazowe po¬ miedzy dwoma porównywanymi sygnalami w czasie jednego okresu sygnalu roboczego.Wyjscie pierwszego rejestru przesuwajacego 13 stanowi wyjscie 4 komparatora. Z tego wyjscia 4 wyprowadzany jest sygnal binarny zawierajacy informacje o znaku róznicy faz miedzy porównywanymi sygnalami w okresie pomiaro¬ wym wynoszacym jeden okres sygnalu roboczego.Zasada dzialania komparatora oparta jest na wykorzysta¬ niu zmian przesuniecia fazowego miedzy dwoma porówny¬ wanymi sygnalami dla okreslenia znaku róznicy ich czesto¬ tliwosci.Mozna wykazac, ze zmiany poziomu sygnalu binarnego odwzorowujacego przesuniecia fazowe odpowiadaja róznicy czestotliwosci (fo — fi) ujemnej, jezeli sygnal zmienia poziom z 0 na 1 dla wartosci ujemnej przesuniecia fazo¬ wego mniejszej, co do wartosci, od wartosci ujemnej —EA oraz róznicy czestotliwosci (fo—fi) dodatniej, jezeli sygnal zmienia poziom z 1 na 0 dla wartosci dodatniej przesuniecia fazowego mniejszej od wartosci dodatniej Ej, przy czym fa i fi sa odpowiednio czestotliwosciami sygnalu odniesienia i sygnalu roboczego.Dla danej czestotliwosci f0 wartosci E4 i £3 sa zalezne od wartosci minimalnej i maksymalnej czestotliwosci fi.Sa one ograniczone od dolu i od góry, gdyz wartosc Ej. i E2 powinny byc dodatnie. Jezeli przyjmie sie z góry E=Ei=E2, wybrane w taki sposób, ze zmiany poziomu beda wystarczajaco liczne, narzuci sie przez to granice; dolna wartosci minimalnej fi i granice górna wartosci maksymalnej ft. Przy E=rc/2 wartosci te wynosza odpowied¬ nio 4f0/5 i f0/3.Drugi obwód przedstawionego komparatora sklada sie z drugiego rejestru przesuwajacego 14, który rejestruje stan pierwszego rejestru z opóznieniem równym okresowi sygnalu roboczego, elementu logicznego ALBO 15, do którego dwóch wejsc doprowadzane sa sygnaly wyjsciowe rejestrów przesuwajacych (pierwszego i drugiego) 13 i 14, przerzutnika monostabilnego 16 wytwarzajacego impulsy o krótkim czasie trwania, odpowiadajacym czasowi naras¬ tania impulsu wyjsciowego elementu logicznego ALBO 15.Ten drugi obwód stanowi detektor czestotliwosci. Trzeci obwód komparatora sklada sie z obwodu opózniajacego 17, dostarczajacego sygnalu prostokatnego wytworzonego przez^ wzmacniacz 10 ze stalym opóznieniem równym 1/4 okresu sygnalu odniesienia i elementu logicznego I 18, do którego jednego wejscia doprowadzony jest z obwodu 17 opózniony93 446 sygnal prostokatny, a do drugiego — impulsy z obwodu 16.Element logiczny 18 przekazuje impulsy z obwodu 16 tylko wtedy, gdy zostaly one wytworzone przy fazie sygnalu odniesienia zawartej pomiedzy ^7t/2 i + n/2.Przekazywane impulsy doprowadzone sa do wejscia sterujacego trzeciego rejestru przesuwajacego 19, którego wyjscie stanowi wyjscie 3 komparatora i którego wejscie sygnalowejestpolaczonez wyjsciem rejestru 13.Rejestr trzeci rejestruje stan 1, odpowiadajacy ujemnej róznicy czestotliwosci (fQ—fi) lub stan 0, odpowiadajacy dodatniej róznicy czestotliwosci, w zaleznosci od tego czy zmiana stanu, która nastapila i wytworzyla impuls sterujacy, byla zmiana typu 0—1 lub typu 1—0.Poczawszy od chwili wykrycia zmiany poziomu sygnalu przesuniecia fazowego, sygnal wystepujacy na wyjsciu 3 jest sygnalem charakteryzujacym znak róznicy czestotli¬ wosci i równym 1 dla fif0 oraz równym 0 dla f! Przedstawiony komparator moze byc rozpatrywany* w zaleznosci od jego zastosowania, jako komparator fazy lub jako komparator czestotliwosci.Zakres dzialania komparatora jest szeroki. Wytwarza on jednoznaczna informacje o znaku róznicy czestotliwosci dla wartosci czestotliwosci fL zawartych pomiedzy 4fQ/5 i 4f0/3. Pozwala takze na wykrycie bardzo malych róznic czestotliwosci, pod warunkiem przeprowadzenia porówna¬ nia dla duzej liczby okresów sygnalu roboczego, wystar¬ czajacej do wykrycia zmiany sygnalu pozornego przesu¬ niecia fazowego. Jednakze nie daje on informacji o znaku róznicy faz dwóch sygnalów o tej samej czestotliwosci (jakimi sa sygnaly wytwarzane przez jeden i ten sam generator).Z uwagi na swe wlasciwosci, komparator ten moze byc korzystnie stosowany jako detektor bledu w ukladzie ste¬ rowania czestotliwoscia i faza. Fig. 2 przedstawia schemat tego rodzaju ukladu sterowania.Obwód przedstawiony na fig. 2 zawiera generator 20 sygnalu odniesienia o czestotliwosci f0, generator sterowany 23 wytwarzajacy sygnal o czestotliwosci f13 komparator 21 wyzej opisanego typu, do którego doprowadzane sa sygnaly wyjsciowe dwóch generatorów 20 i 23 i obwód sterujacy 22 umieszczony pomiedzy wyjsciem komparatora 21 i wejsciem sterujacym czestotliwoscia generatora 23. Generator 123 sklada sie z oscylatora o regularnej czestotliwosci, którego czestotliwosc drgan jest okreslona napieciem sterujacym.Obwód sterujacy 22 sklada sie z bistabilnego ukladu spus¬ towego, wytwarzajacego napiecie +U lub napiecie —U, w zaleznosci od wartosci sygnalu binarnego jaki jest do niego doprowadzany i z obwodu calkujacego, do którego doprowadzane jest napiecie wyjsciowe z obwodu poprzedza¬ jacego, przy czym obwód calkujacy wytwarza napiecie, które doprowadzane jest do wejscia sterujacego generatora 23.Zasada dzialania urzadzenia sterujacego zostanie przed¬ stawiona w oparciu o fig. 3, która przedstawia, w ujeciu fazowym, kolejno po sobie nastepujace stany urzadzenia sterujacego. Na osi poziomej tego schematu fazowego oznaczono przesuniecie fazowe q=cp0—cp13 wystepuj ace pomiedzy dwoma sygnalami, a na osi pionowej róznice czestotliwosci (f0—fi).Wykres przedstawiony na fig. 3 sporzadzono przy zalozeniu, ze w chwili poczatkowej czestotliwosci sygnalu generatora jest mniejsza od czestotliwosci f0 i ze wyprzedzenie w fazie wynosi okolo 180°. Urzadzenie sterujace znajduje sie w stanie, wskazywanym przez punkt . Zalozono równiez, ze komparator 21, który nie wykryl jeszcze zmiany przesuniecia fazowego wytwarza. bledny sygnal o poziomie 1 (charakteryzujacy ujemna odchylke czestotliwosci).Obwód calkujacy ukladu 22 wytwarza wzrastajace napiecie doprowadzone do generatora 23, które dziala w kierunku zmniejszenia czestotliwosci fi i zwiekszenia róznicy czestotliwosci. Jednoczesnie zachodzi zmiana fazy w kierunku zwiekszenia wartosci algebraicznej przesu¬ niecia fazowego io zmienia znak i komparator 21 wytwarza wówczas prawidlo¬ wa informacje 0. Obwód calkujacy wytwarza zmniejszajace sie napiecie, które poprzez oddzialywanie na generator 23, dzi-la w kierunku zwiekszenia czestotliwosci fi. Zmiana fazy zachodzi nadal w tym samym kierunku, co wynika z faktu, ze czestotliwosc ft jeszcze pozostaje nizsza od czesto¬ tliwosci f0. W chwili 32 przesuniecie fazowe zmienia znak, lecz komparator 21 nie wykrywa tej zmiany i nadal przesyla sygnal 0.W chwili 33 przesuniecie fazowe zmienia znak, kompa- rator wykrywa te zmiane i przesyla sygnal 0.W chwili 34 odchylka czestotliwosci zmienia znak. Ta zmiana nie jest wykrywana. Napiecie obwodu calkujacego nadal maleje, a czestotliwosc f± nadal rosnie. Faza zaczyna zmieniac sie w innym kierunku.W chwili 35 komparator wykrywa zmiane znaku prze¬ suniecia fazowego, w wyniku czego zamiast sygnalu o po¬ ziomie 0 wytwarza sygnal o poziomie 1. Obwód calkujacy wytwarza wówczas napiecie wzrastajace, a czestotliwosc fi zmierza nadal do caraz nizszych wartosci. Przesuw fazy odbywa sie w tym samym kierunku.W chwili 36, odchylka czestotliwosci zmienia znak z tym, ze zostaje to wykryte. Czestotliwosc fj nadal zmniej¬ sza sie, lecz faza zaczyna zmieniac sie w innym kierunku.Dalsza praca ukladu odbywa sie nastepnie w ten sposób.Sygnal bledu i kierunek korygowania zmieniaja kazdora¬ zowo znak wówczas, gdy przesuniecie fazowe zmienia znak.Kierunek zmiany fazy Zmienia sie za kazdym razem wów¬ czas, gdy róznica czestotliwosci zmienia znak.Mozna wykazac, ze linia wykreslona przez punkt poruszajacy sie po wykresie dazy do punktu zerowego po krzywej spiralnej zbiegajacej sie do punktu 0, czyli do pun¬ ktu, dla którego przesuniecie fazowe i róznica czestotli¬ wosci sa równe zeru. Tej zbiegajacej sie krzywej odpowiada blad fazy (p2 oraz blad czestotliwosci f2, które mozna zmniej¬ szyc na ile sie chce poprzez oddzialywanie na parametry ukladu sterujacego.Zastosowanie wynalazku nie ogranicza sie do przykladu wykonania opisanego w zwiazku z fig. 1 i 2. Mozna, oczy- 50 wiscie, przewidywac róznorodne warianty wykonania obwodów wykorzystywanych do wykrywania kierunku zmiany róznicy fazy pomiedzy dwoma sygnalami i na pod¬ stawie tego wnioskowac o znaku róznicy czestotliwosci.Podkreslic trzeba, ze sygnal róznicy fazy doprowadzany 55 do wyjscia 4 (fig. 1) komparatora nie byl wykorzystywany w obwodzie przedstawionym na fig. 2. Sygnal ten moze byc mianowicie wykorzystany do modulowania sygnalu poprawki, w celu przyspieszenia uzyskania stanu synchro¬ nizacji. Wówczas, gdy zmiany sygnalu róznicy fazy zachodza 60 w tym samym czasie, jak zmiany sygnalu róznicy czesto¬ tliwosci, oznacza to, ze jest sie bardzo blisko synchronizmu.Mozna wiec korzystnie stosowac sygnaly poprawki o róznych amplitudach, w zaleznosci od tego czy ten warunek nie jest spelniony (duza amplituda) lub jest spelniony 65 amplituda). 4093 446 8 W opisanym urzadzeniu utrzymano zmiany poziomu sygnalu róznicy fazy bliskie fezie 0 sygnalu odniesienia.Mozna takze, co nie daje zadnych korzysci, utrzymac zmiany poziomu bliskie fazie równej n sygnalu odniesienia.Zrniana 1—0 oznacza wówczas, ze fó—f± jest ujemna, a zrniana 0—1, ze fó^L j*a* dodatnia. PL

Claims (2)

  1. Zastrzezenia patentowe 1. Cyfrowy komparator fezy i czestotliwosci o dwóch Wejsciach, 2 których pierwszo wejscie jest przeznaczone do odbioru sygnahl odniesienia o czestotliwosci f0, a drugie wejscie — do odbioru sygnalu roboczego o czestotliwosci fl5 zawierajacy pierwszy uklad ksztaltowania impulsów, do¬ laczony do pierwszego wejscia komparatora, oraz drugi uklad ksztaltowania impulsów, dolaczony do drugiego wtjscia komparatora, oraz co najmniej jeden rejestr prze¬ suwajacy dolaczony do wyjscia pierwszego ukladu ksztal¬ towania impulsów, znamienny tym, ze zawiera gene¬ rator impulsów (12} dolaczony do wyjscia drugiego ukladu (11) ksztaltowania, impulsów, którego to generatora teafnllsdw (11) wyjscie jest dolaczone do drugiego wejscia rejestru przesuwajacego {13), przy czym wyjscie te^o 16 15 2* rejestru przesuwajacego stanowi pierwsze wyjscie (4) komparatora, z któnego wyprowadzany jest sygnal, zawie¬ rajacy informacje o rófcaicy faz porównywanych sygnalów* detektor czestotliwosci (14, 15, 16), dolaczony do wyjscia rejestru przesuwajacego (13), uklad próbkujacy (17,1$), którego pierwsze wejscie jest dolacione do wyjscia pierw* szego ukladu (10) ksztaltowania impulsów, a drugie wejscie— do wyjscia detektora czestotliwosci (14, 15, 16)* oraz uklad pamieci (19), którego pierwsze wejscie jest dolaczone do wyjscia ukladu próbkujacego (18), a drugie wejscie — do wyjscia rejestru przesuwajacego (13) i którego to ukladu pamieci (19) wyjscie stanowi drugie wyjscie (3) komparatora, z którego jest wyprowadzany sygnal zawiera¬ jacy informacje o róznicy miedzy czestotliwosciami po¬ równywanych sygnalów. 2* Komparator wedlug zastrz. 1, znamienny tym, te detektor czestotliwosci (14, 15, 16) zawiera zalaczone szeregowo element pamieci (14), element logiczny ALBO (15) oraz uklad spustowy (16), przy tym wejscie sterujace elementu logicznego ALBO (15) jest polaczone z wyjsciem rejestru przekuwajacego (13), a ukted £róbku&ey (17,18) zawiera obwód opózniajacy (17) oraz zalaczony z nim szeregowo element logiczny l (1$).
  2. 2. K P\G.\ 17-s «} 2 «j__ «!_ *f-S~16 T H5 H ?—c-u l*l5 ]-v 1 20-1 21-/[ we.2 0\Jl 22.J toJ LZG Za-kl. <2lr 3 w Pafc. zam. 858-7. naiil. 12:+2C egz. Cena 10 zl PL
PL17104474A 1973-05-16 1974-05-13 PL93446B1 (pl)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7317735A FR2230118B1 (pl) 1973-05-16 1973-05-16

Publications (1)

Publication Number Publication Date
PL93446B1 true PL93446B1 (pl) 1977-05-30

Family

ID=9119418

Family Applications (1)

Application Number Title Priority Date Filing Date
PL17104474A PL93446B1 (pl) 1973-05-16 1974-05-13

Country Status (2)

Country Link
FR (1) FR2230118B1 (pl)
PL (1) PL93446B1 (pl)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8901054D0 (en) * 1989-01-18 1989-07-05 Emi Plc Thorn Phase difference measurement

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3501701A (en) * 1967-06-19 1970-03-17 Nasa Digital frequency discriminator
US3714463A (en) * 1971-01-04 1973-01-30 Motorola Inc Digital frequency and/or phase detector charge pump

Also Published As

Publication number Publication date
FR2230118A1 (pl) 1974-12-13
FR2230118B1 (pl) 1976-04-23

Similar Documents

Publication Publication Date Title
Alexander Clock recovery from random binary signals
US4010323A (en) Digital timing recovery
US3755748A (en) Digital phase shifter/synchronizer and method of shifting
CA1051527A (en) Timing recovery circuit for digital data
US4704574A (en) Phase difference measurement apparatus and method
JPH04320109A (ja) データエツジ遷移位相判別回路
US4418318A (en) Digital phase-locked loop circuit
US5208839A (en) Symbol synchronizer for sampled signals
US4288874A (en) Timing data reproduction system
GB1256220A (en) Receiver including an n-phase demodulator
EP4614817A2 (en) Phase-locked loop, radio frequency signal transmitter, radar sensor and electronic device
PL93446B1 (pl)
CN1128446A (zh) 具有数据和时钟恢复电路的通信单元
GB2161662A (en) Phase synchronisation circuit
US3947775A (en) Phase and frequency comparator
US4573024A (en) PLL having two-frequency VCO
US3911219A (en) Automatic frequency control for differentially coherent phase detection
US3059188A (en) Apparatus and method for linear synchronous detection of digital data signals
US3691474A (en) Phase detector initializer for oscillator synchronization
US4618830A (en) PSK demodulator using asynchronous local oscillator
NO139798B (no) Komparatorapparat for sammenligning av utgangssignalene fra par av trinndatakompasser
US4131854A (en) Switching circuit for regulating the repetition rate of clock pulses
WO2003081766A1 (en) Detection of frequency differences between signals
RU2136114C1 (ru) Демодулятор сигналов с частотной манипуляцией
US3783389A (en) Median frequency generator