PL92283B1 - - Google Patents

Description

Przedmiotem wynalazku jest uklad do zabezpieczania przeciwzwarciowego i przeciazeniowego tranzystorowego zasilacza stabilizowanego napiecia dodatniego lub ujemnego przeznaczony zwlaszcza do stabilizacji napiecia zródel bateryjnych.

Znane uklady do zabezpieczania stabilizatorów przed przeciazeniem i zwarciem, iv których w stanie przeciazenia nastepuje ograniczenie napiecia wyjsciowego w sposób plynny, a z chwila ustapienia stanu przeciazenia nastepuje automatyczny powrót napiecia do wartosci nominalnej. W ukladach tych miedzy tranzystorem szeregowym a biegunem wyjsciowym zasilacza stabilizowanego jest wlaczony rezystor cechujacy okreslajacy zadana wartosc pradu ograniczajacego. Uklady te z uwagi na koniecznosc utrzymania stalej polaryzacji tranzystora szeregowego wymagaja pomocniczego zródla zasilania (opis patentowy polski nr 60880), przy czym pomocnicze zródlo zasilania jest zalaczone poprzez rezystor na diode pólprzewodnikowa, kompensujaca zmiany napiecia emiter—baza tranzystora zabezpieczajacego, której katoda jest zalaczona na dzielnik rezystorowy polaczony z rezystorem cechujacym od strony tranzystora szeregowego. Koniecznosc uzycia pomocniczego zródla zasilania stanowi duza niedogodnosc techniczna ukladów oraz uniemozliwia ich zastosowanie w przypadku koniecznosci stabilizacji zródel bateryjnych.

Znane jest równiez rozwiazanie wedlug opisu patentowego czechoslowackiego nr 138723, gdzie zostal uzyty rezystor cechujacy do ograniczenia pradowego, przy czym charakterystyka ograniczenia jest stalopradowa, az do momentu automatycznego i trwalego wylaczania napiecia wyjsciowego wskutek obnizenia tego napiecia.

Wada tego rozwiazania jest koniecznosc recznego uruchomienia zasilacza, po kazdorazowym wylaczeniu wskutek przeciazenia.

Istota rozwiazania wedlug wynalazku polega na tym, ze od strony pierwszego bieguna zasilajacego zalaczony jest rezystor polaczony w szereg z kolektorem tranzystora, którego emiter zalaczony jest do drugiego bieguna zasilajacego poprzez rezystor. Baza tego tranzystora polaczona jest poprzez rezystor z pierwszym2 92 283 biegunem wyjsciowym zasilacza oraz poprzez dwójnik szeregowy zawierajacy diode Zenera polaczona z rezystorem, z drugim biegunem zasilajacym. Natomiast kolektor tego tranzystora polaczony jest bezposrednio z emiterem tranzystora wejsciowego wzmacniacza napieciowego sygnalu bledu.

Zasilacz nie wymaga stosowania pomocniczego zródla zasilania, co czyni go szczególnie przydatnym w ukladach przeznaczonych do stabilizacji zródel bateryjnych. Zaleta zasilacza jest równiez specjalnie podcieta charakterystyka ograniczenia pradowego, co czyni go praktycznie niewrazliwym na zwarcia zacisków wyjsciowych.

Wynalazek zostal uwidoczniony w przykladzie wykonania na rysunku, na którym fig. 1 przedstawia uklad do zabezpieczenia przeciwzwarciowego i przeciazeniowego zasilaczy stabilizowanych napiecia wyjsciowego ujemnego, fig. 2 — uklad do zabezpieczania przeciwzwarciowego napiecia dodatniego, a fig. 3 - przebieg charakterystyk ograniczenia pradu obciazenia zasilacza stabilizowanego.

Uklad zabezpieczania wedlug wynalazku posiada dzielnik rezystorowo-tranzystorowy zawierajacy rezystory R2 iR7 oraz tranzystor T2, sluzacy do wytwarzania na rezystorze R2 napiecia odniesienia, niezaleznego od zmian napiecia wejsciowego stabilizatora. Dzielnik rezystorowo-diodowy zawierajacy diode Zenera Dl, oraz rezystory R3 i R8 sluzy do ustawienia wymaganej wartosci napiecia odniesienia. Tranzystor Tl wzmacniacza napieciowego sygnalu bledu wchodzi wstan przewodzenia z chwila przekroczenia wartosci napiecia odniesienia przez napiecie wytworzone na rezystorze cechujacym Rl przez prad obciazenia. Tranzystor T3 pelni role diody. Zadaniem jego jest kompensacja temperaturowa napiecia baza—emiter tranzystora Tl.

Rezystor R6 sluzy do takiego spolaryzowania tranzystora T3, aby jego napiecie baza—emiter bylo równe badz nieco mniejsze od napiecia baza—emiter tranzystora Tl. Tranzystor Tl, poprzez wzmacniacz W, powoduje wprowadzenie tranzystora szeregowego T4 wstan nieprzewodzenia i w konsekwencji zmniejszenie napiecia wyjsciowego stabilizatora. Zmniejszenie sie napiecia wyjsciowego powoduje zmniejszenie pradu dzielnika szeregowego rezystorowo-tranzystorowego na rezystorach R2 i R7 oraz tranzystorze T2, a wiec i zmniejszenie napiecia odniesienia na rezystorze R2, co powoduje spadek napiecia na rezystorze Rl, potrzebny do spolaryzowania tranzystora Tl. Prowadzi to do zmniejszenia pradu wyjsciowego stabilizatora, w zakresie przeciazenia, wraz z malejaca rezystancja obciazenia. Przedstawia to krzywa 1 grupy charakterystyk ograniczenia pradu obciazenia zasilacza stabilizowanego. Przy calkowitym zwarciu na wyjsciu stabilizatora, prad wyjsciowy osiagnie wartosc równa ok.(0,l-H),15)Jom, gdzie Jom stanowi maksymalny prad obciazenia. Obciazenie stabilizatora powoduje powrót napiecia wyjsciowego wzdluz krzywej 1 do wartosci nominalnej. Charakterystyke przeciazenia stabilizatora wedlug krzywej 2 uzyskuje sie przez dolaczenie z rezystorem R3 diody Zenera.

W zaleznosci od napiecia diody Dl otrzymuje sie charakterystyki ograniczenia pradu obciazenia wedlug krzywej 2 lub 3.

Claims (1)

1. Zastrzezenie patentowe Uklad do zabezpieczania przeciwzwarciowego i przeciazeniowego tranzystorowego zasilacza stabilizowanego napiecia dodatniego lub ujemnego, zawierajacy tranzystor szeregowy, wzmacniacz napieciowy sygnalu bledu, oraz rezystor cechujacy wlaczony pomiedzy biegun zasilajacy a tranzystor szeregowy, znamienny tym, ze od strony pierwszego bieguna zasilajacego (A) zalaczony jest rezystor (R2) polaczony w szereg z kolektorem tranzystora (T2), którego emiter jest zalaczony do drugiego bieguna zasilajacego (B) poprzez rezystor (R7), przy czym baza tranzystora (T2) jest polaczona poprzez rezystor (R8) z pierwszym biegunem wyjsciowym (c) zasilacza stabilizowanego oraz poprzez dwójnik szeregowy zawierajacy diode Zenera (Dl) polaczona'z rezystorem (R3), z drugim biegunem zasilajacym (B), ponadto kolektor tranzystora (T2) jest polaczony bezposrednio z emiterem tranzystora (Tl) wzmacniacza napieciowego sygnalu bledu.92 283 <-)A RZ r^_ We <> R8 R7\\ R3\ i+)B ! T4 XII W R6 Li_i Fig. 1 H-tA o- R2 l Rt -CZh T3 Tl We \. V p i-;C o L Di RS\ I R6 T4 w Fig. 2 wy <+) 0 7i -h> H-) Wy U_JL, Fig. 3