PL90852B1 - - Google Patents

Download PDF

Info

Publication number
PL90852B1
PL90852B1 PL16177673A PL16177673A PL90852B1 PL 90852 B1 PL90852 B1 PL 90852B1 PL 16177673 A PL16177673 A PL 16177673A PL 16177673 A PL16177673 A PL 16177673A PL 90852 B1 PL90852 B1 PL 90852B1
Authority
PL
Poland
Prior art keywords
computer
component
ready
register
cell
Prior art date
Application number
PL16177673A
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to PL16177673A priority Critical patent/PL90852B1/pl
Publication of PL90852B1 publication Critical patent/PL90852B1/pl

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Description

Przedmiotem wynalazku jest sposób sterowania w urzadzeniu sprzegajacym komputer z obiektem sterowa¬ nym lub kontrolowanym jak na przyklad z urzadzeniem wytwórczym, laboratoryjnym stanowiskiem pomiaro- wo-diagnostycznym, czy tez z chorym lezacym w lózku szpitalnym.Informacje ze sterowanego lub kontrolowanego obiektu przetworzone przez przetworniki pomiarowe na sygnaly elektryczne musza byc nastepnie przetworzone na sygnaly cyfrowe w odpowiednim kodzie i w odpo¬ wiednich chwilach czasowych przeslane do odpowiednich rejestrów komputera. Sygnaly, które wysyla kompu¬ ter musza byc zapamietane w zewnetrznych rejestrach buforowych, wzmocnione i uksztaltowane w sposób umozliwiajacy oddzialywanie na obiekt. Opisane wyzej czynnosci realizuja urzadzenia sprzegajace, w które musi byc wyposazony kazdy komputer sluzacy do kontroli lub sterowania. Przed kazdorazowym rozpoczeciem wspólpracy komputer musi stwierdzic, czy okreslony podzespól urzadzenia sprzegajacego jest gotowy do wspólpracy z komputerem. Stosowane dotychczas rozwiazania polegaja na tym, ze poszczególne podzespoly wyposaza sie w uklady wytwarzajace sygnal gotowosci, gdy podzespól jest przygotowany do otrzymania infor¬ macji z komputera lub przeslania informacji do komputera, oraz w uklady wytwarzajace sygnal zajetosci, gdy podzespól jest jeszcze w trakcie realizacji poprzedniego polecenia komputera. W przypadku gdy z przebiegu programu dzialania komputera wynika potrzeba pobrania danych z okreslonego podzespolu lub przeslania da¬ nych do tego podzespolu, komputer wysyla zapytanie, na które podzespól odpowiada. W przypadku otrzymania informacji o gotowosci, komputer w nastepnym takcie pracy wykonuje zaprogramowana czynnosc, a przypadku otrzymania informacji o zajetosci, komputer, w zaleznosci od konstrukcji albo czeka z rozpoczynaniem wymiany informacji albo przechodzi chwilowo do realizacji innego programu. Ten sposób komunikowania sie komputera ze sterowanymi lub kontrolowanymi obiektami, zostal przeniesiony z rozwiazan, w których komputer wspólpra¬ cuje z takimi urzadzeniami zewnetrznymi jak czytniki kart, drukarki wierszowe, pamieci tasmowe. W urzadze¬ niach sprzegajacych komputer z obiektem kontrolowanym lub sterowanym, stosowanie tego sposobu wymaga wyposazenia kazdego z podzespolów w skomplikowane uklady elektroniczne wytwarzajace sygnaly o gotowosci i zajetosci. Ponadto dotychczas stosowany sposób wymaga co najmniej trzykrotnego przesylania sygnalów, co powoduje przy znacznych odleglosciach pomiedzy komputerem a obiektem, wydluzenie czasów przesylania90852 poszczególnych sygnalów, a tym samym sumarycznego czasu transmisji ograniczajac mozliwosci systemu. Sposób ten wymaga równiez stosowania dodatkowych przewodów do przesylania sygnalów zapytania i odpowiedzi, co przy znacznej odleglosci podzespolów podraza uklad i czyni go bardziej podatnym na zaklócenia.Celem wynalazku jest opracowanie takiego sposobu sterowania wymiana informacji pomiedzy kompute¬ rem, a podzespolami urzadzenia sprzegajacego, dzialajacymi równolegle z komputerem i mogacymi wymieniac informacje z komputerem tylko w przypadku gdy podzespoly sa do tego gotowe, który nie wymaga duzej ilosci osprzetu.Cel ten osiagnieto dzieki temu, ze w pamieci komputera tworzy sie tablice zawierajaca oddzielnie dla kazdego podzespolu liczbe okreslajaca chwile czasu, w której podzespól ten bedzie gotowy do wymiany infor¬ macji z komputerem, która to liczbe porównuje sie ze stanem rejestru zawierajacego aktualny czas rzeczywisty i na tej podstawie wnioskuje sie, czy mozna dokonac wymiany informacji czy tez nalezy jeszcze czekac.' Tablica utworzona w pamieci komputera posiada ilosc miejsc równa ilosci podzespolów wspólpracujacych z komputerem. Po przygotowaniu komputera do pracy, gdy wszystkie sprawne podzespoly sa gotowe, odpowia¬ dajace im komórki pamieci sa wyzerowane. W przypadku stosowania arytmetyki staloprzecinkowej, liczby prze¬ chowywane w komórkach pamieci traktuje sie jako calkowite, a najstarszy bit oznacza bit znaku. Jezeli dlugosc slowa przechowywanego w komórce pamieci wynosi n bitów, to zakres liczb calkowitych, które mozna przecho¬ wac wjednej komórce pamieci wynosi od -2n_1 do +(2n_1 -1). Komputer posiada dodatkowy rejestr do którego dodawana jest w sposób automatyczny przez zegar liczba 1 po kazdym uplywie elementarnego przyrostu At czasu. Przyrost czasu At przyjmuje sie jako najmniejszy kwant czasu z dokladnoscia do którego okresla sie przewidywane czasy zadzialania poszczególnych podzespolów urzadzenia. Przed kazdym skomunikowaniem sie komputera z podzespolem, pobierana jest liczba z komórki pamieci odpowiadajacej temu podzespolowi. Jezeli liczba ta jest ujemna, oznacza to, ze dany podzespól nie jest jeszcze gotowy do wymiany informacji z kompute¬ rem. Jezeli liczba pobrana z komórki pamiecie jest dodatnia, od liczby tej odejmuje sie zawartosc rejestru przyrostów At. Jezeli róznica ta jest dodatnia, oznacza to równiez, ze dany podzespól nie jest gotowy do wymiany informacji. Jezeli róznica jest ujemna, oznacza, ze zespól jest gotowy do wymiany informacji. Wówczas komputer dokonuje wymiany informacji oraz umieszcza w komórce pamieci przyporzadkowanej danemu podzes¬ polowi liczbe stanowiaca sume zawartosci rejestru przyrostów At i liczby wyrazajacej w jednostkach At przewi¬ dywany czas zajetosci danego podzespolu. Jezeli suma ta jest wieksza od liczby +(2n_l -1), czyli nie miesci sie w zakresie pojemnosci komórki dla liczb dodatnich, przed zapamietaniem zmniejsza sie ja odejmujac liczbe 2n.Pojemnosc rejestru przyrostów At wynosi (n-1) bitów. Z chwila przepelnienia rejestru, nastepuje liczenie od nowa, to znaczy po chwili (2n_l -1)- At nastepuje chwila 0 • At, i w chwili tej przeskalowywuje sie tablice, dodajac do zawartosci kazdej komórki pamieci tablicy liczbe równa +2n_1. Jezeli wartosc sumy jest wieksza od liczby +(2n_1 -1), czyli nie miesci sie w zakresie pojemnosci komórki dla liczb dodatnich, wtedy wartosc sumy przed zapamietaniem zastepuje sie liczb 0. W przypadku gdy przewiduje sie, ze w urzadzeniu sprzegajacym moga znajdowac wie podzespoly, których brak gotowosci do wspólpracy z komputerem wynika z innych przyczyn niz zajetosc obróbka ostatnio otrzymanej z komputera informacji, na przyklad stwierdzone uszkodzenia, lub okreso¬ we wylaczenia, wwczas w pamieci komputera tworzy sie tablice dwuwymiarowa, w której kazdemu podzespolo¬ wi przyporzadkowuje sie dwie komórki pamieci, z których druga jest wykorzystywana do przechowywania dodatkowych informaqi o stanie podzespolu.Przedmiot wynalazku jest wyjasniony na nizej podanych przykladach.Komputer o slowie 16 bitowym steruje urzadzeniem zawierajacym wyjscie cyfrowe, które potrzebuje 100 ms na wykonanie polecenia z komputera, komutator wejsc analogowych wybierajacy okreslone wejscie w cza¬ sie 0,5 ms i przetwornik sygnalów analogowych na cyfrowe, wykonujacy jedno przetworzenie w czasie 25 ms.Z danych tych wynika, ze przyrost czasu nalezy przyjac równy 0,5 ms. Czasy zajetosci wyjsc cyfrowych wyraza liczba 200, komutatora liczba 1 i przetwornika liczba 50. W pamieci komputera tworzy sie tablice o komórkach nazwanych odpowiednio W, K i P. Kazda z tych komórek moze zawierac liczby od - 32768 do + 32767, zas rejestr przyrostów czasu zawiera liczby od 0 do + 32767. Do rejestru przyrostów czasu co 0,5 ms dodaje sie automatycznie liczbe 1. Zalózmy, ze w chwili gdy w rejestrze znajduje sie liczba 1000 nastepuje uruchomienie wyjsc cyfrowych. Komputer umiescil zatem w komórce W liczbe 1000 + 200 = 1200. Po uplywie 50 ms kom¬ puter bada czy moze wyslac do wyjsc cyfrowych kolejne rozkazy. Poniewaz liczba znajdujaca sie w komórce W jest dodatnia komputer od tej liczby odejmuje stan rejestru, czyli wykonuje dzialanie 1200- 1100 = 100.Poniewaz i ta liczba jest dodatnia oznacza to, ze wyjscia cyfrowe sa zajete realizacja poprzedniego rozkazu.Zalózmy, ze komputer bada zajetosc wyjsc cyfrowych po uplywie 150 ms. Zawartosc komórki W jest dodatnia, wiec komputer od liczby 1200 bedacej w komórce W odejmuje liczbe 1300 co daje róznice ujemna. Oznacza to, ze wyjscia cyfrowe sa gotowe do wspólpracy z komputerem. W przypadku gdy nie nastapilo zadne badanie,90852 3 a stan rejestru wynosi + 32767 i uplywa kolejna chwila At, stan rejestru przybiera wartosc 0 i nastepuje przeska- lowanle komórki W. Wykonane zostaje zatem dzialanie 1200 + 32768 = 33968. Wynik jest wiekszy niz najwyz¬ sza liczba 32768 mogaca znajdowac sie w komórce W, w zwiazku z czym zostaje ona ustawiona na wartosc 0.Kazde nastepne badanie wykaze zatem, ze zawartosc komórki W nie jest ujemna oraz, ze róznica jest ujemna, co oznacza, ze wyjscia cyfrowe sa gotowe do wspólpracy z komputerem. Zalózmy, ze w chwili gdy w rejestrze znajduje sie liczba 32660 nastapilo uruchomienie wyjsc cyfrowych. W zwiazku z tym nastapilo sumowanie, które dalo wynik 32660 + 200 = 32860. Komputer zatem dokonuje operacji 32860 - 65536 = -32676, która to liczba zostaje umieszczona w, komórce W. Po 30 ms, gdy w rejestrze znajduje sie liczba 32720 nastepuje badanie.Z komórki W zostaje pobrana liczba, która jest ujemna, co oznacza, ze wyjscia cyfrowe sa jeszcze zajete. Po uplywie 90 ms nastepuje kolejne badanie. W miedzyczasie jednak nastapilo przepelnienie rejestru i zwiazane z tym przeskalowanie, które w komórce W dalo wynik -32676 + 32768 = +92. Zatem po uplywie 90 ms w re¬ jestrze znajduje sie liczba 32660 + 2 • 90 — 32768 = +72, a w komórce W liczba +92. Pierwsze badanie wykazu¬ je, ze zawartosc komórki W jest dodatnia, co prowadzi do stwierdzenia, ze nalezy przeprowadzic nastepne badanie. Oejmowanie daje liczbe dodatnia, co oznacza, ze wyjscia cyfrowe sajeszcze zajete. Po uplywie 150 ms w rejestrze jest liczba 32660 + 2 • 150 — 32768 = +192, a w komórce W liczba +92. Pierwsze badanie wykazuje, ze zawartosc komórki W jest dodatnia, co prowadzi w konsekwencji do wykonania odejmowania dajacego +92 — 192 = -100, co oznacza, ze wyjscia cyfrowe sa gotowe do wspólpracy z komputerem.Podobnie analizuje sie gotowosc oraz zajetosc komutatora i przetwornika. PL

Claims (1)

1. Zastrzezenie patentowe Sposób sterowania w urzadzeniu sprzegajacym komputer z obiektem sterowanym lub kontrolowanym, zawierajacym szereg podzespolów dzialajacych równolegle z komputerem i mogacych wymieniac informacje z komputerem tylko w przypadku gdy podzespoly sa do tego gotowe, znamienny tym, ze w pamieci komputera tworzy sie tablice zawierajaca oddzielnie dla kazdego podzespolu liczbe okreslajaca chwile czasu, wktórej podzespól ten jest gotowy do wymJany informacji z komputerem, która to liczbe porównuje sie ze stanem rejestru zawierajacego aktualny czas rzeczywisty i na tej podstawie wnioskuje sie, czy mozna dokonac wymiany informacji czy tez nalezy jeszcze czekac. ICZYTLLNIA U "tq-J\' Tti'»t 3r.sfowego J x :¦."".¦ Pii-^.-.-.-r^1 aj Ludowej PL
PL16177673A 1973-04-07 1973-04-07 PL90852B1 (pl)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL16177673A PL90852B1 (pl) 1973-04-07 1973-04-07

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL16177673A PL90852B1 (pl) 1973-04-07 1973-04-07

Publications (1)

Publication Number Publication Date
PL90852B1 true PL90852B1 (pl) 1977-02-28

Family

ID=19962170

Family Applications (1)

Application Number Title Priority Date Filing Date
PL16177673A PL90852B1 (pl) 1973-04-07 1973-04-07

Country Status (1)

Country Link
PL (1) PL90852B1 (pl)

Similar Documents

Publication Publication Date Title
SU517278A3 (ru) Цифрова вычислительна машина дл обработки данных
US3297994A (en) Data processing system having programmable, multiple buffers and signalling and data selection capabilities
US5237567A (en) Processor communication bus
US3787818A (en) Mult-processor data processing system
US4591973A (en) Input/output system and method for digital computers
US3725871A (en) Multi function polling technique
GB1574862A (en) Data processin systems
US3226688A (en) Modular computer system
GB1560164A (en) Data processing system
JPS6051750B2 (ja) データ転送システム
CA1169158A (en) Communication multiplexer variable priority scheme
US3293610A (en) Interrupt logic system for computers
US3008127A (en) Information handling apparatus
AU565350B2 (en) Device for an array of photo diodes arranged in a matrix
PL90852B1 (pl)
GB1583130A (en) Measuring arrangement
US4177512A (en) Soft input/output auto poll system
US3230513A (en) Memory addressing system
US5414866A (en) One-chip microcomputer with parallel operating load and unload data buses
US3934230A (en) Automatic selector for peripheral equipment
ES456517A1 (es) Perfeccionamientos en equipos de proceso de datos.
US3564227A (en) Computer and accumulator therefor incorporating push down register
SU1732345A1 (ru) Распределенна система управлени
RU2076352C1 (ru) Радиально-кольцевое устройство для сбора, преобразования и передачи результатов измерения параметров физической среды
EP0088840B1 (en) Identifier assignment apparatus