Przedmiotem wynalazku jest uklad zabezpieczajacy urzadzenia elektroniczne przed skutkami krótkotrwalych zaników lub obnizen napiecia sieci zasilajacej ponizej dopuszczalnej wartosci. Uklad ten przeznaczony jest do wspólpracy z urzadzeniami, których poprawna praca wyklucza nawet krótkotrwale zaniki lub obnizenia napiecia sieci zasilajacej ponizej okreslonego poziomu. Do urzadzen tego typu zalicza sie miedzy innymi maszyny cyfrowe, a zwlaszcza minikomputery.Znany jest uklad do wykrywania zaników napiecia zasilania o czasie dluzszym niz 15 msek, podczas gdy stany przejsciowe wystepujace w sieci zasilajacej moga powodowac pojawienie sie zaników o czasie krótszym.Uklad ten (opis patentowy PRL nr 55 408) sklada sie z bloku informacyjnego i obwodu logicznego na wyjsciu którego znajduje sie system alarmowy sygnalizujacy jedynie wystepowanie zaników. Nie ma natomiast mozliwosci wyeliminowania przeklaman, na przyklad w pracy elektronicznych maszyn cyfrowych, spowodowanych krótkotrwalymi obnizeniami lub zanikami napiecia sieci zasilajacej. Wprawdzie tego rodzaju zjawisk mozna uniknac stosujac do zasilania urzadzen elektronicznych przetwornice, lecz zwiazane sa z tym znaczne niedogodnosci natury ekonomiczno-eksploatacyjnej, takie jak duze gabaryty, ciezar jak równiez uciazliwa konserwacja.Zgodnie z wynalazkiem uklad do zabezpieczania urzadzen elektronicznych, zwlaszcza minikomputerów przed skutkami krótkotrwalych zaników lub obnizen napiecia sieci zasilajacej zawiera uklad kontrolny do wykrywania zaników lub obnizen napiecia sieci zasilajacej polaczony z torem ostrzezenia generujacym na wyjsciu, krótki impuls ostrzezenia, korzystnie o czasie trwania 1-10/zsek. Impuls ten podawany jest na wejscie zabezpieczanego urzadzenia elektronicznego i równoczesnie do ukladu opózniajacego wylaczanie tego urzadzenia.2 90 481 Uklad opózniajacy wylaczanie jest polaczony z torem zerowania generujacym sygnal zera blokujacy prace urzadzenia, korzystnie po czasie 200/isek—2 msek. Dla zapewniania poprawnej pracy urzadzenia miedzy ukladem kontrolnym a torem zerowania wlaczony jest uklad opózniajacy zalaczanie zabezpieczanego urzadzenia elektronicznego po pojawieniu sie wymaganego poziomu napiecia sieci zasilajacej. Ponadto uklad zabezpieczajacy zawiera elementy pamieciowa realizowane przy pomocy bezposrednich polaczen miedzy torami ostrzezenia i zerowania. I tak wyjscie toru zerowania polaczone jest z torem ostrzezenia dla przygotowania toru ostrzezenia do nowego cyklu pracy, po ponownym pojawieniu sie wymaganego poziomu napiecia sieci zasilajacej, poprzez jego odblokowanie. • Bezposrednie polaczenie toru ostrzezenia z torem zerowania zapewnia ustalenie wlasciwego poziomu sygnalu na wyjscie toru zerowania w momencie rozpoczecia pracy ukladu zabezpieczajacego.Podstawowa zaleta ukladu wedlug wynalazku jest mozliwosc zabezpieczenia urzadzen elektronicznych przed skutkami obnizen lub zaników napiecia sieci zasilajacej o bardzo krótkim czasie trwania rzedu 1 msek.Zarówno krótki czas reakcji jak i male gabaryty ukladu wedlug wynalazku umozliwiaja stosowanie go zwlaszcza do minikomputerów, eliminujac przeklamania wynikajace z wahan napiecia sieci zasilajacej.Wynalazek jest blizej wyjasniony w przykladzie wykonania na rysunku, który przedstawia schemat blokowy tego ukladu.Zgodnie z rysunkiem na wejsciu ukladu znajduje sie uklad kontrolny 1 do wykrywania zaników lub obnizen napiecia sieci zasilajacej, który jest polaczony z torem ostrzezenia 2. W torze tym generowany jest krótki impuls ostrzezenia podawany na wyjsciu WY 1 toru ostrzezenia 2. Wyjscie WY 1 jest przewidziane do wspólpracy z urzadzeniem zabezpieczajacym w postaci minikomputera.Tor ostrzezenia 2 poprzez uklad opózniajacy wylaczanie 4 jest polaczony z torem zerowania 3 generujacym sygnal zera. Sygnal zera pojawiajacy sie na wyjsciu WY 2 toru zerowania 3 blokuje prace urzadzenia zabezpieczanego. Miedzy uklad kontrolny 1 a tor zerowania 3 wlaczony jest uklad opózniajacy zalaczanie 5, który odblokowuje zabezpieczane urzadzenie po pojawieniu sie wymaganego poziomu napiecia sieci zasilajacej. Tor ostrzezenia 2 i tor zerowania 3 sa bezposrednio ze soba polaczone. Wyjscie WY 2 polaczone jest z torem ostrzezenia 2 i przygotowuje ten tor do nowego cyklu pracy po pojawieniu sie wymaganego napiecia sieci zasilajacej.Dzialanie ukladu wedlug wynalazku polega na tym, ze w przypadku obnizenia lub zaniku napiecia sieci zasilajacej reaguje dyskryminator napiecia znajdujacy sie w ukladzie kontrolnym 1, w wyniku czego wtórze ostrzezenia 2 jest generowany ujemny impuls ostrzezenia o czasie trwania okolo 2/isek. Impuls ten jest podawany jednoczesnie na wejscie zabezpieczanego urzadzenia oraz ukladu opózniajacego wylaczanie 4, skad po czasie okolo 200jusek podany zostaje na tor zerowania 3. W torze 3 generowany jest impuls zera blokujacy prace zabezpieczanego urzadzenia.Po pojawieniu sie wymaganego poziomu napiecia sieci zasilajacej sygnal z ukladu kontrolnego 1 podany zostaje poprzez uklad opózniajacy zalaczanie 5, który po okreslonym czasie podany zostaje na tor zerowania 3 i odblokowuje zabezpieczane urzadzenie.Polaczenie wyjscia WY 2 z torem ostrzezenia 2 przygotowuje ten tor do nowego cyklu pracy. Bezposrednie polaczenie toru ostrzezenia 2 z torem zerowania 3 sprawia, ze przy braku napiecia sieci zasilajacej na wyjsciu WY 2 ukladu wystepuje zawsze sygnal zera. PLThe subject of the invention is a system protecting electronic devices against the effects of short-term outages or voltage drops below the permissible value. This system is designed to work with devices, the correct operation of which excludes even a short-term loss or reduction of the supply voltage below a certain level. Devices of this type include, but are not limited to, digital machines, especially minicomputers. There is a well-known system for detecting power outages longer than 15 ms, while transient states in the power supply network may cause them to appear shorter in time. PRL patent description No. 55 408) consists of an information block and a logic circuit at the output of which there is an alarm system signaling only the occurrence of decays. However, it is not possible to eliminate distortions, for example in the operation of digital electronic machines, caused by short-term voltage drops or power outages. Although such phenomena can be avoided by using converters to power electronic devices, they are associated with significant economic and operational inconveniences, such as large dimensions, weight as well as cumbersome maintenance. According to the invention, a system for protecting electronic devices, especially mini-computers against short-term effects. mains voltage dropouts or dropouts comprises a control system for detecting mains voltage dropouts or dropouts connected to a warning path outputting a short warning pulse, preferably with a duration of 1-10 / s. This impulse is fed to the input of the protected electronic device and simultaneously to the delay circuit for turning off this device.2 90 481 The shutdown delay circuit is connected with the zero path generating a zero signal blocking the device operation, preferably after 200/2 msec. In order to ensure the correct operation of the device, between the control system and the zeroing path, a circuit is switched on that delays switching on the protected electronic device after the appearance of the required voltage level in the supply network. Furthermore, the protection circuit comprises memory elements realized by means of direct connections between the warning and reset paths. Thus, the output of the reset path is coupled to the warning path to prepare the warning path for a new duty cycle, when the required mains voltage level reappears by resetting it. • Direct connection of the warning path with the reset path ensures the determination of the appropriate level of the signal at the output of the reset path at the moment of the protection circuit operation commencement. Both the short response time and the small dimensions of the system according to the invention enable its application especially to minicomputers, eliminating distortions resulting from voltage fluctuations in the supply network. The invention is explained in more detail in the example of the implementation in the drawing, which shows the block diagram of this system. In this circuit there is a control 1 for detecting power failures or decreases in the supply voltage, which is connected to warning path 2. This path generates a short warning pulse at the output of warning path 2 OUT 1. to a safety device in the form of a minicomputer. Warning path 2 via a switch-off delay 4 is connected to the reset path 3 generating a zero signal. The zero signal appearing on the output of WY 2 of the reset circuit 3 blocks the operation of the protected device. Between the control circuit 1 and the reset circuit 3, the switch-on delay circuit 5 is connected, which unlocks the device to be protected when the required voltage level of the supply network appears. Warning path 2 and reset path 3 are directly related to each other. The output WY 2 is connected with warning line 2 and prepares this line for a new operation cycle after the appearance of the required mains voltage. The operation of the system according to the invention consists in the fact that in the event of a voltage drop or loss of the mains voltage, the voltage discriminator located in the control system responds 1, as a result of which a negative warning pulse with a duration of about 2 / sparks is generated in the wake of the warning 2. This impulse is simultaneously applied to the input of the protected device and the delay circuit 4, from which after a time about 200 μs is sent to the zeroing path 3. In the path 3 a zero impulse is generated, blocking the operation of the protected device. When the required voltage level of the network supplying the signal from the system appears. 1 is given by the switch on delay 5, which after a certain time is fed to the reset line 3 and unlocks the device to be protected. The connection of the OUT 2 output with the warning line 2 prepares this path for a new work cycle. Due to the direct connection of the warning circuit 2 with the reset circuit 3, in the absence of power supply voltage, the output WY 2 of the system always appears zero. PL