PL89063B3 - - Google Patents

Download PDF

Info

Publication number
PL89063B3
PL89063B3 PL15971972A PL15971972A PL89063B3 PL 89063 B3 PL89063 B3 PL 89063B3 PL 15971972 A PL15971972 A PL 15971972A PL 15971972 A PL15971972 A PL 15971972A PL 89063 B3 PL89063 B3 PL 89063B3
Authority
PL
Poland
Prior art keywords
input
output
logic
circuit
state
Prior art date
Application number
PL15971972A
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to PL15971972A priority Critical patent/PL89063B3/pl
Publication of PL89063B3 publication Critical patent/PL89063B3/pl

Links

Landscapes

  • Electronic Switches (AREA)

Description

Opis patentowy opublikowano: 01,03.1977 89063 MKP HOU 7/18 H03k 5/00 Int. Cl.» HOIF 7/1S H03K 5/00 [czytelnia 1 Urzedo Pa4e*t©w«go , [.riWWLtoty^iii^i Ihiii^i,, l" " Twórcy wynalazku: Jan Broda, Marian Gronek, Zbigniew Naotyngki, Jan Solarz, Mieczyslaw Ziólkowski Uprawniony z patentu: Zaklady Mechaniczno-Precyzyjne „Mera-Blonie", Blonie (Polska) Urzadzenie zabezpieczajace tyrystorowy uklad forsowania pradu w elektromagnesach Dziedzina techniki. Wynalazek dotyczy urzadze¬ nia zabezpieczajacego tyrystorowy uklad forsowa¬ nia pradu w elektromagnesach o dniej szybkosci dzialania.Stan techniki. Znany jest tyrystorowy uklad for¬ sowania pradu w elektromagnesach wedlug paten¬ tu nr 74222, który ma tyrystor, którego katoda po¬ laczona jest z jednym zaciskiem elektromagnesu oraz z kondensatorem. Anoda tyrystora jest pola¬ czona ze zródlem napiecia zasilajacego, zas bramka poprzez dzielnik napiecia zlozony z dwóch opor¬ ników oraz poprzez diode jest polaczona z drugim zaciskiem elektromagnesu. W obwód zasilania elektromagnesu wlaczony jest tranzystor kluczu¬ jacy.Uklad ten dziala prawidlowo przy stosunkowo dlugich impulsiach sterujacych oraz gdy przerwa miedzy impulsami jest odpowiednik) dluga.Natomiast, gdy impuls sterujacy jest kratki, na przyklad impuls pochodzacy z zaklócen, albo, gdy jest zbyt krótka przerwa miedzy impulsami, przez elementy ukladu forsujacego przeplywa prad tak duzy, ze moze spowodowac uszkodzenie któregos z tych elementów. Poza tym praca ukladu moze byc nieprawidlowa w wyniku umiany jego para¬ metrów dynamicznyeh.Istota wynalazku. Celem wynalazku jest urza¬ dzenie zabezpieczajace prawidlowa prace ukladu forsujacego w przypadku zbyt krótkich impulsów sterujacych lub zbyt krótkich przerw miedzy im- pulsaimi.Wedlug wynalazku impulsy sterujace ukladem forsowania pradu w elektromagnesie przekazuje sie za posrednictwem ukladu opózniajacego na jedno z wejsc przerzutnika z wyjsciem na tranzystor klu¬ czujacy, sterujacy ukladem forsujacym wedlug patentu nr 74222. Na drugie z wejsc przerzutnika podawane sa sygnaly z wyjscia przerzutnika za posrednictwem drugiego ukladu opózniajacego.Dziejki przekazywaniu impulsów sterujacych po¬ przez urzadzenie wedlug wynalazku osiagnieto, ze impulsy, których czas trwania jest krótki, nie sa przekazywane na wejscie ukladu forsowania pradu w elektromagnesie. Urzadzenie powoduje równiez poszerzenie zbyt krótkich przerw miedzy impulsa¬ mi sterujacyimi. Dzieki temu uniknieto uszkodzen oraz nieprawidlowych zadzialan ukladu forsujace¬ go prad w elektromagnesie.Przyklad wykonania. Wynalazek zostal szczegó¬ lowo pokazany, zas jego dzialanie szczególowo ob¬ jasnione w przykladzie wykonanie na rysunku, w którym fig. 1 przedstawia schemat logiczny urza¬ dzenia, a fig. 2 przedstawia przebiegi czasowe na wejsciu i wyjsciu urzadzenia.Urzadzenie ma uklad 3 logiczny „i", którego jedno wejscie jest polaczone bezposrednio z za¬ ciskiem We urzadzenia. Drugie wejscie ukladu 3 logicznego jesit polaczone z zaciskiem We wejscio¬ wym urzajdzenua za posrednictwem -diody 1 oraz z miasa urzadzenia za posrednictwem kondensato¬ ra 2. Wyjscie ukladu 3 logicznego polaczone jest z wejsciem ukladu 4 logicznego „i", którego dru- $9 06389 063 gie wejscie jesit polaczone z wyjsciem ukladu 5 lo¬ gicznego „i". Wyjscie ukladu 4 logicznego „i" jest polaczone bezposrednio z zaciekiem Wy wyjscio¬ wym urzadzenia oraz z wejsciami ukladów 5 i 6 logicznych „i". Drugie wejscie ukladu 5 logicznego jest polaczone z wyjsciem ukladu 6 logicznego.Drugie wejscie ukladu 6 logicznego jest polaczo¬ ne z zaciskiem Wy wyjsciowym uirzajdzenia za po¬ srednictwem diody 7 oraz z masa urzadzenia za posrednictwem kondensatora 8. Wyjscie Wy jest polaczone z wejsciem ukladu 9 forsowania pradu w elektromagnesach. Analiza pracy urzadzenia dla stanu „1" (pojawienia sie impulsu sterujacego) zo¬ stanie przeprowadzona po przyjsciu stanu „0" (przerwy impulsu sterujacego) o odpowiednim cza¬ sie trwania, tak, ze nastapilo zadzialanie ukladu forsujacego, a zarówno uklad forsujacy jak i uklad zabezpieczajacy oczekuja przyjscia nastepnego im¬ pulsu. Przy sitanie t(—0) na wejsciach a i b ukladu 3 logicznego „i" istnieje stan „0", co daje na wyjsciu Wy urzadzenia równiez stan „0".Przy stanie t(+0) na wejsciu a ukladu 3 logicz¬ nego „i" istnieje stan „1", ale na wejsciu b ukladu 3 logicznego ,4" napiecie wzrasta do stanu „1" z opóznieniem o stala czasowa Tl zalezna od po¬ jemnosci kondensatora 2 i opornosci diody 1, co pokazano na fig. 2. Jezeli dlugosc impulsu bedzie krótsza niz stala czasowa Tl, to stan „0" na wyj¬ sciu Wy urzadzenia nie ulegnie zadnej zimianie.Jezeli dlugosc impulsu bedzie dluzsza od stalej cza¬ sowej Tl to po tym czasie na wejsciach a i b ukladu logicznego 3 „i" bedzie stan „1", co w kon¬ sekwencji doprowadzi do stanu „1" na wyjsciu Wy.Stan „1" jest wtedy równiez na wejsciu a ukladu 6 logicznego „i", ale na wejsciu b ukladu 6 na¬ piecie wzroslo do stanu „1" z opóznieniem o stala czasowa T2 zalezna od pojemnosci kondensatora 8 i opormosci diody 7, co pokazano na fig. 2.Daje to stan „1" na wyjsciu ukladu 6 logicznego i stan „0" na wyjsciu ukladu 5 logicznego oraz na wejsciu a ukladu 4 logicznego, czyli podtrzymuje stan „1" na wyjsciu Wy okreslajac minimalny czas trwania impulsu wyjsciowego.Analiza pracy urzadzenia dla stanu „0" zostanie przeprowadzona po przyjsciu impulsu sterujacego o odpowiednim czasie trwania, tak ze nastapilo za¬ dzialanie ukladu forsujacego a zarówno uklad for¬ sujacy jak i urzadzenie zabezpieczajace oczekuja na przyjscie stanu „0". Przy stanie t(—0) na wejsciach a i b ukladu 3 logicznego jest stan „0", co daje stan „0" na wyjsciu Wy urzadzenia. Stan „1" na wyjsciu Wy urzadzenia a tym samym na obydwu wejsciach ukladu 6 logicznego daje stan „1" na wejsciu b ukladu 4 logicznego.Przy sitanie t(+0) na obydwu wejsciach ukladu 3 logicznego jest stan „0", co daje na wyjsciu Wy oirzadzenia stan „0". Przy stanie t(+0) na wejsciu a ukladu 3 logicznego jest stan „1", ale na wejsciu b ukladu 3 logicznego napiecie narasta do stanu „1" z opóznieniem o stala czasowa Tl i tyim samym opóznia równiez osiagniecie stanu „1" na wyjsciu Wy urzadzenia.W efekcie uzyskuje sie poszerzenie przerwy (sta¬ nu „0") miedzy impulsami na wyjsciu Wy urzadze- nia w stosunku do przerwy na wejsciu We urza¬ dzenia o wartosci stalej czasowej Tl. PL

Claims (4)

1. Zastrzezenia patentowe io 1. Urzadzenie zabezpieczajace tyrystorowy uklad forsowania pradu w elektromagnesach zawieraja¬ cy tyrystor z katoda polaczona z zaciskiem elektro¬ magnesu i kondensatorem, z anoda polaczona ze zródlem napiecia zasilajacego wiekszego kilkakrot- 15 nie od napiecia zasilajacego elektromagnes w sta¬ nie ustalonym, oraz z bramka polaczona poprzez dzielnik napiecia skladajacy sie z oporników oraz poprzez diode z drugim zaciskiem elektroimagnesu, w którego obwód zasilania wlaczony jest tranzys- 20 tor kluczujacy, wedlug patentu nr 74222, znamien¬ ne tym, ze wejscie tranzystora ukladu (9) forsowa¬ nia pradu w elektromagnesie stanowiacego wyjscie
2. (Wy) urzadzenia ma polaczone z wyjsciem prze¬ rzutnika, (4, 5), który jedno wejscie ma polaczone 25 z ukladem opózniajacym (3) z wejsciem stanowia¬ cym jednoczesnie wejscie (We) urzadzenia, zias dru¬ gie wejscie przerzutnik ma polaczone z drugim ukladam opózniajacym (6) z wejsciem stanowiacym jednoczesnie wyjscie (Wy) urzadzenia. 30 3. Urzadzenie wedlug zastsrz. 1 znamienne tym, ze ukladem opózniajacym z wejsciem polaczonym z wejsciem (We) urzadzenia jest uklad (3) logicz¬ ny „i" z wejsciami, z których jedno ma polaczone z wejsciem (We) urzadzenia bezposrednio, zas dru- 35 gie wejscie uklad (3) logiczny „i" ma polaczone z wejsciem (We) urzadzenia za posrednictwem dio¬ dy (1) oraz z masa urzadzenia za posrednictwem kondensatora (2).
3. Urzadzenie wedlug zastrz. 1 znamienne tym, 40 ze ukladem opózniajacym z wejsciem polaczonym z wejsciem (Wy) urzadzenia jest uklad (6) logicz¬ ny „i" z wejsciami, z których jedno ma polaczone z wyjsciem (Wy) urzadzenia, zas drugie wejscie uklad (6) logiczny „i" ma polaczone z wyjsciem (Wy) 45 urzadzenia za posredinictwem diody (7) oraz z ma¬ sa urzadzenia za posrednictwem kondensatora (8).
4. Urzadzenie wedlug zastrz. 1 znamienne tym, ze przerzutnikiem sa dwa uklady (4, 5) logiczne „i", z których jeden uklad (4) logiczny ma wyjscie sta- 5« mówiace wyjscie przerzutnika, oraz jedno z wejsc stanowiace wejscie przerzutnika polaczone za po¬ srednictwem jednego z ukladów opózniajacych z wejsciem (We) urzadzenia^ zas drugi uklad (5) logiczny ma jedno z wejsc stanowiace wejscie prze- 55 rzutnika polaczone za posrednictwem drugiego z ukladów opózniajacych z wyjsciem (Wy) urza¬ dzenia, przy czym drugie wejscie uklad (4) logicz¬ ny ma polaczone z wyjsciem ukladu (5) logicznego, zas uklad (5) logiczny ma drugie wejscie polaczone co z wyjsciem ukladu (4) logicznego.89 063 / 3 Fig. 1 _n_ru u t td /fy£ Przebieg w}sno*u ¦ Baebieg wyjsdoNy td -iw ' i» *-. "•»'« . 4£*y PL
PL15971972A 1972-12-21 1972-12-21 PL89063B3 (pl)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL15971972A PL89063B3 (pl) 1972-12-21 1972-12-21

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL15971972A PL89063B3 (pl) 1972-12-21 1972-12-21

Publications (1)

Publication Number Publication Date
PL89063B3 true PL89063B3 (pl) 1976-10-30

Family

ID=19961081

Family Applications (1)

Application Number Title Priority Date Filing Date
PL15971972A PL89063B3 (pl) 1972-12-21 1972-12-21

Country Status (1)

Country Link
PL (1) PL89063B3 (pl)

Similar Documents

Publication Publication Date Title
DE3151195A1 (de) Vorrichtung zum erfassen von gegenstaenden
GB1193111A (en) Pulse Correcting Circuits.
PL89063B3 (pl)
GB1058825A (en) Electric circuits including bistable devices
US3758856A (en) Pulse repetition frequency determination system
GB1325456A (en) Circuit for indicating a delay time of a delayed pulse
US3859543A (en) Sequencing timers
GB1125271A (en) Pulse generating system
US3341717A (en) Binary circuit
RU2296457C2 (ru) Устройство для магнитно-импульсной обработки растений
GB945867A (en) Improvements in sequential switching devices
SU373881A1 (ru) УСТРОЙСТВО дл ИЗМЕРЕНИЯ ЧИСЛА ИМПУЛЬСОВ
SU1473076A1 (ru) Формирователь импульсов
US3604955A (en) Step input responsive output pulse generation circuit
US3432682A (en) Triggered volt-second generator
US3594592A (en) A pulse shaper
US3745381A (en) Angular deception jammer providing adjustable width pulses after adjustable time
SU725204A1 (ru) Многоканальный генератор импульсов
JPS54139025A (en) Inverter control circuit
SU721921A1 (ru) Релейный распределитель
SU674622A2 (ru) Коммутатор
SU375794A1 (ru) Схема избирания
SU131972A1 (ru) Динамический триггер
SU496657A1 (ru) Генератор пр моугольных импульсов
SU420107A1 (ru) Устройство для управления датчиком прямоугольных импульсов