Pierwszenstwo: Zgloszenie ogloszono: 30.05.1973 Opis patentowy opublikowano: 31.01.1975 74308 KI. 21a1,36/22 MKP H03k 23/04 aiiUOTEKA Twórcy wynalazku: Marian Zientalski, Kazimierz Jankowski, Elzbieta Kasprowicz Uprawniony z patentu tymczasowego: Politechnika Gdanska, Gdansk (Polska) Uklad blokady skrajnych pozycji wielostanowego licznika rewersyjnego Przedmiotem wynalazku jest uklad (blokady skrajnych pozycji wielostanowego licznika rewer¬ syjnego stosowalny w teletransmisyjnych systemach wielokroitaych.Znane dotychczas rozwiazania ukladu blokady pazycjii skrajnych licznika rewersyjnego, opraco¬ wane dla Claczników konwencjonalnych zbudowane sa z dwoi iloczynów Oogicznych sterowanych wyjsc posaazególnyich przerzuitników licznika. Informacje z obu diloczynów sa przekazywane do wejsc dwu suim logicznych, które w przypadku itelelranarndsyj- nyoh urzadzen dyskretniej automatycznej regulacji poziomu umieszczone sa w zespolach analizujacych.Opisane rozwiazanie nie nadaje sie do wykorzy¬ stania w bezstykowym wielostanowym liczniku re¬ wersyjnym.Celem wynailazku jest opracowanie ukladu blo¬ kady wejsc wielostanowego licznika rewersyjnego w przypadku dojscia licznika do pozycji skrajnych.Cel ten zostal osiagniety dzieki zastosowaniu wzmacniacza róznicowego, którego jedno wyjscie jest polaczone iz baza pierwszego tranzystora, z ba¬ za jednego z trainzyisitorów dwuwejisciowego prze- ciowy z emiterem drugiego tanzystora. Drugie wyjscie tego wzmacniacza jest polaczone z baza drugiego (bmnzystora, z baza drugiego z tranzysto¬ rów dwuwejsciowego przerzutnika Schmitta oraz przez drugi z oporników wejsciowych z emiterem pierwszego tranzystora. Kolektory pierwszego d diru- 10 15 20 25 30 giego tranzystora sa dolaczone odpowiednio do pierwszego i drugiego wyjscia ukladu d do kolekto¬ rów dwóch tranzystorów wyjsciowych. Tirainzystory wyjsciowe sa przeciwstawne do (tranzystora pierw¬ szego i drugiego, a bazy tych tranzystorów sa stero¬ wane z obwodu kolektorowego trzeciego tranzy¬ stora dwuwejscdowego przerzufarAa Schmitta.Korzysci techniczne wynikajace ze stosowania wynalazku polegaja na mozliwosci wykorzystania wielostanowego licznika rewersyjtnego w urzadzeniu dyskretnej automatycznej regulacji poziomu, opra¬ cowanym dla teletransmisyjnych systemów wielo¬ krotnych o duzej krotnosci. Zastosowanie tranzy¬ storowego ukladu Ibezstykowego wielostanowego licznika rewersyjnego, który niezaleznie od pojem¬ nosci zliczania zawiera tyOko trzy tranzystory pro¬ wadzi do powaznego zmniejszenia elementów, za¬ pewnia duza prostote ukladu i .pewnosc pracy.Przedmiot wynalazku jest uwidoczniony w przy¬ kladzie wykonania na (rysunku przedstawiajacym schemat ideowy ukladu blokady skrajnych pozycji wielostanowego licznika rewersyjnego Uklad 'blo¬ kady zawiera wzmacniacz róznicowy W. Do jed¬ nego wyjscia 1 wzmacniacza róznicowego W do¬ laczona jest baza pierwszego tranzystora Tl i przez jeden z oporników wejsciowych B emiter drugie¬ go tranzystora T2, a drugie wyjscie Z tego wzmac¬ niacza polaczone jest z baza drugiego tranzystora T2 oraz przez drugi z oporników wejsciowych R z emiterem pierwszego tranzystora Tl. Ponadto 74 3083 74 308 4 kazde z wyjsc wzmacniacza róznicowego W jest dolaczone do jednego z wejsc dwuwejsciowego przerzuitniikia Schmiitta o waskiej petli ihisterezy.Wejscia przerzutnika stanowia bazy tranzystorów T3 i T4.Z obwodu kolektorowego trzeciego tranzystora T5 dwuwejsciowego przerzutnika Schmitta stero¬ wane sa Ibazy idwóch tranzystorów wyjsciowych T6 i 1*7. Kolektor tranzystora wyjsciowego T6 pola¬ czony jest z kolektorem pierwszego tranzystora Tl i pierwszym wyjsciem A ukladu, natomiast toran- zyistor wyjsciowy T7 dolaczony jest do kolektora drugjiego tranzystora TC oraz do drugiego wyjscia B ukladu. Tranzystory wyjsciowe T6 i T7 sa prze¬ ciwstawne do tranzystorów Tl i TC. Na jedno wejscie 1 wizmacniacza róznicowego W podaje sie sie napiecie U z "wyjscia licznika rewersyjnego.Do drugiego wejscia 2 tego wzmacniacza dolaczone jest napiecie odniesienia U0. Przy napieciu wyjscio¬ wym licznika rewersyjnego równym napieciu od¬ niesienia U0 licznik znajduje sie w pozycji srodkowej zakresu zliczania. Wówczas wzmacniacz róznicowy W jest zrównowazony, tranzystory pierwszy i drugi Tl ii TC sa odciete, a prady ll oraz 12 sa równe zero. Próg dwuwejsciowego przerzutnika Schmitta dobiera sie tak, aby zmiana jego stanu nastepowala przy wartosciach napiecia wyjsciowe¬ go z licznika irewersyjnego równych U0 —AU oraz UQ + AU gdzie AU jest polowa zakresu zmian napiecia wyjs¬ ciowego licznika irewersyjnego, po przekroczeniu którego ma nastapic blokada procesu zliczania.Pnzy napieciu 'wyjsciowym z licznika rewersyjne- go zawartym w przykladzie U0—AU < U < Uo+AU, tranzystor T5 w przerzutniku SchmiDta przewodzi powodujac wysterowanie do nasycenia tranzystorów wyjsaiowyioh T6 i T7.Z pierwszego wyjscia A ukladu sterowana jest pradem 1*1 bramka dodawania licznika rewensyjne¬ go, natomiast z drugiego wyjscia B ukladu stero¬ wana jest pradem 1*2 bramka odejmowania liczni¬ ka rewersyjnego. Jezeli licznik rewersyjny dodaje impuflsy, napiecie U na wyjsciu licznika wzrasta, pierwszy tranzystor Tl przewodzi i w jego obwo¬ dzie kolektorowym plynie prad 11. Poniewaz tran¬ zystor wyjsciowy T6 wysterowany jest do nasyce¬ nia, prajd 1*1 jest równy zero. Jednoczesnie drugi tranzystor TC jest odciety i prady 12 oraz 1*2 sa równe zero.Ody napiecie na wyjsciu licznika rewensyjnego osiagnie wartosc U0 + AU, na skutek zmiany stanu przerzuitnika Schmiltta zostanie zatkany tranzystor wyjsciowy T6 i na pierwszym wyjisciu A pojawi sie prad i'l równy ii, co spowoduje zablokowanie bramki dodawania licznika rewersyjnego. Prad i'2 pozostaje naldal równy zeru i nie powoduje zmiany stanu bramki odejmowaniiia.Jezeli licznik rewersyjny odejmuje impulsy, na¬ piecie U na wyjsciu licznika maleje, pierwszy tran¬ zystor Tl Jest odciety, drugi tranzystor TC przewo¬ dzi i w Obwodzie jego kolektora piymiie prad i2.Tranzystor wyjsciowy^ T7 jest wysterowany do na¬ sycenia, prad 1*2 na drugim wyjsciu B ukladu jest równy zero.Gdy napiecie wyjsciowe licznika rewersyjnego osiaga wartosc U0 — AU, na skutek zmiany stanu przerzuitnika Schmitta tranzystor wyjsciowy T7 zostanie zatkany i na drugim wyjsciu B ukladu pojawi sie prad 1*2 równy 12, powodujac zabloko¬ wanie bramki odejmowania licznika rewersyjnego. PL PL