PL63722B1 - - Google Patents

Description

Pierwszenstwo: Opublikowano: 10.1.1972 63722 KI. 21 e, 13/24 MKP G 01 r, 13/24 UKD 621.317.755 Twórca wynalazku: Jerzy Rydzewski Wlasciciel patentu: Zjednoczone Zaklady Urzadzen Jadrowych „Polon", Warszawa (Polska) Uklad wyzwalania podstawy czasu zwlaszcza w oscyloskopach Przedmiotem wynalazku jest uklad wyzwalania podstawy czasu zwlaszcza w oscyloskopach, o line¬ arnej podstawie czasu, pracujacej na zasadzie wy¬ zwalania.Znany uklad wyzwalania podstawy czasu przed¬ stawiony blokowo na fig. 1 rysunku zawiera uklad 1 spustowy, który steruje generator 2 napiecia piloksztaltnego, polaczony poprzez uklad 3 sprze¬ zenia zwrotnego z kondensatorem CP podtrzymania.Wejsciowy impuls wyzwalajacy doprowadzony do kondensatora CS sprzegajacego naklada sie na sygnal piloksztaltny, którego tylne zbocze zostalo rozszerzone dzieki dzialaniu kondensatora podtrzy¬ mania. Uklad spustowy zostanie wyzwolony w chwili, gdy suma napiec na jego wejsciu, to jest impulsu wyzwalajacego i sygnalu piloksztaltnego osiagnie dolny poziom wyzwalania.Wada tego ukladu jest stosunkowo duza szero¬ kosc pasma czestotliwosci, w którym nie zachodzi stabilna synchronizacja, w stosunku do pasma cze¬ stotliwosci o stabilnej synchronizacji. W ukladzie tym przy odpowiednio wysokiej czestotliwosci po¬ wtarzania impulsów wyzwalajacych, wyzwalanie zachodzi przy szczycie impulsu, co pociaga za soba dodatkowe opóznienie wyzwalania podstawy czasu oraz powieksza jitter napiecia piloksztaltnego.Uklad ten nie realizuje wyzwalania jednorazo¬ wego.Celem wynalazku jest zmniejszenie stosunku pasma czestotliwosci, w kitórym synchronizacja 10 15 20 25 30 2 jest niestabilna do pasma w którym jest ona sta¬ bilna, zapewnienie szybszego niz w rozwiazaniach konwencjonalnych dzialania ukladu wyzwalania, zmniejszenie jitteru, oraz umozliwienie wyzwala¬ nia jednorazowego, zas zadaniem technicznym jest opracowanie odpowiedniego ukladu elektrycznego do osiagniecia tego ceki.Cel ten zostal osiagniety w ukladzie wyzwala¬ nia podstawy czasu, zawierajacym przerzutnik Schmitta i uklad przeksztalcajacy, w którym dwie diody kluczujace polaczone sa anodami z dzielni¬ kiem utworzonym z dwóch oporników, do którego wejscia doprowadzony jest sygnal piloksztaltny z ukladu podstawy czasu, zas katody wspomnianych diod kluczujacych polaczone sa odpowiednio z emi¬ terami tranzystorów znanego przerzutnika Schmitta, oraz z baza pierwszego tranzystora przerzutnika, do której dolaczony jest kondensator podtrzymania, dzielnik podtrzymania utworzony z polaczonych szeregowo oporników, do którego dolaczony jest poprzez przelacznik dzielnik wyzwalania jednora¬ zowego utworzony z oporników polaczony z prze¬ lacznikiem, przy czym do kolektora drugiego tranzystora przerzutnika dolaczona jest baza pierw¬ szego tranzystora wejsciowego ukladu sumujacego.Uklad wedlug wynalazku zostanie blizej obja¬ sniony na podstawie przykladu wykonania uwi¬ docznionym na rysunku, na którym fig. 2 przed¬ stawia schemat blokowo ideowy, a fig. 3 przebiegi ilustrujace jego prace. 6372263722 Dzialanie ukladu wedlug wynalazku jest naste¬ pujace. Dq wejscia 1 omówionego ukladu dopro¬ wadzone jest napiecie piloksztaltne z ukladu pod¬ stawy czasu, a do wejscia 2 sygnal synchronizujacy, który ma wyzwolic podstawe czasu. Dzialanie ukla¬ du zostanie omówione w chwili gdy rozpoczelo sie narastanie napiecia uly a polozenia przelaczników PI i P2 sa jak na (Fig. 1). W stanie spoczynku napiecia i^ przyjmuje wartosc ustalana U0, diody Dl i D2 oraz tranzystor T2 sa zatkane, tranzystor Tl przewodzi.Sygnal piloksztaltny Ui steruje diody Dl i D2 przez odpowiednio dobrany dzielnik oporowo po¬ jemnosciowy zlozony z elementów Rl, R2, Cl.Z chwila gdy narastajace napiecie piloksztaltne ux przekroczy wartosc U2 nastepuje otwarcie diody D2 i ladowanie kondensatora C2. Dioda Dl jest nadal zatkana, poniewaz napiecie na emiterze przewo¬ dzacego tranzystora Tl jest wyzsze niz na jego bazie. Narastajace napiecie na kondensatorze C2 spowoduje w pewnym momencie zatkanie tranzy¬ stora Tl i odetkanie tranzystora T2.Dzielnik R3, R4, C4 jest tak dobrany, by napiecie na emiterze przewodzacego tranzystora T2 bylo nizsze o kilka woltów od napiecia na emiterze przy przewodzacym tranzystorze Tl. Z chwila przela¬ czenia sie tranzystorów Tl i T29 skok napiecia na ich emiterach powoduje otwarcie diody Dl, która zwiera dzielnik Rl, R2 do zródla o malej opornosci wyjsciowej jakim jest emiter przewodzacego tranzystora T2. Z ta chwila mimo dalszego wzro¬ stu napiecia Ui na wejsciu 1, napiecie w punkcie' polaczenia Rl, R2 nie przyrasta, dioda D2 jest za¬ tkana, a kondensator C2 zaczyna sie rozladowywac przez oporniki R5, R6, R7. Z chwila gdy napiecie na kondensatorze C2 osiagnie odpowiednio mala wartosc zatkany tranzystor Tl zacznie przewodzic, tranzystor T2 zatka sie, kondensator C2 naladuje sie pradem bazy tranzystora Tl do wartosci po¬ czatkowej i caly uklad powróci do stanu poczatko¬ wego.W wyniku dzialania ukladu, na kolektorze tran¬ zystora T2 powstanie prostokatny impuls 117, któ¬ rego przednie zbocze wyznaczone jest progiem za¬ dzialania ukladu (napiecie u2), a zbocze tylne za¬ lezy od stalej czasu rozladowania C2 przez R5, R6, R7. Na skutek dlzialania diody Dl, czesc na¬ piecia piloksztaltnego, powyzej wartosci ui, nie przenika do obwodu kondensatora C2, dzieki czemu uzyskuje sie stabilne polozenie tylnego zbocza impulsu 117, co ma decydujace znaczenie na pra¬ widlowe wyzwalanie podstawy czasu.Wejsciowy sygnal synchronizujacy u3 doprowa¬ dzony do wejscia 2, niezaleznie od swego ksztaltu zostaje przeksztalcony na sygnal prostokatny u4, który po zrózniczkowaniu w ukladzie C3, R8 steruje tranzystor T5, na kolektorze, którego powstaja ujemne impulsy szpilkowe u6. Sygnal prostokatny 117 i impulsy szpilkowe Ug sumuja sie na kolektorze tranzystora T4. Tranzystor T3 separuje przed prze¬ nikaniem sygnalu szpilkowego do tranzystora T2, co powodowaloby pogorszenie stabilnosci polozenia tylnego zbocza sygnalu u7. Diody D3 i D4 tworza uklad obcinajacy sygnal u3 na jego dolnym po¬ ziomie.Na wyjsciu 1 ukladu obcinajacego uzyskujemy sygnal u9, który stanowi wlasciwe impulsy wyzwa¬ lajace podstawe czasu. Szerokosc impulsu 117 jest tak dobrana by napiecie piloksztaltne ux zdazylo 5 osiagnac dokladnie wartosc ustalona UQ, dzieki czemu kolejny nastepny sygnal piloksztaltny zo¬ staje wyzwolony przy tych samych warunkach po¬ czatkowych. Opornik regulowany R7 pozwala na zmiane szerokosci impulsu 117, a zatem i na zmiane 10 czasu martwego miedzy kolejnymi przebiegami sygnalu piloksztaltnego.W polozeniu 1 przelacznika P2 uklad pracuje w systemie wyzwalania jednorazowego. Dzielnik R9, RIO jest tak dobrany, ze napiecie na konden¬ satorze C2 znajduje sie miedzy górnym i dolnym progiem otwarcia i zatkania tranzystorów Tl i T2.Celem przygotowania ukladu do startu nalezy prze¬ lacznik PI ustawic w polozeniu 2, w wyniku czego tranzystor Tl bedzie w stanie przewodzenia i dro¬ ga dla impulsu szpilkowego u6 bedzie otwarta do wyjscia 1. Z chwila pojawienia sie sygnalu wy¬ zwalajacego u3 na wejsciu 2 zostanie wyzwolona podstawa czasu, a napiecie ux po osiagnieciu progu u2 pirzeirzuci tranzystor Tl w stan zatkania, w któ¬ rym pozostanie on tak dlugo, az nie zostanie po¬ nownie wlaczony przelacznik PI. 15 20 30 PL PL

Claims (2)

1. Zastrzezenia patentowe 1. Uklad wyzwalania podstawy czasu zwlaszcza w oscyloskopach zawierajacy przerzutnik Schmitta i uklad przeksztalcajacy, znamienny tym, ze za- 35 wiera dwie diody (Dl, D2) kluczujace polaczone anodami z dzielnikiem utworzonym z dwóch opor¬ ników (Rl, R2), do którego wejscia (1) doprowa¬ dzony jest sygnal piloksztaltny z ukladem podstawy czasu, zas katody wspomnianych diod (Dl, D2) 40 kluczujacych polaczone sa odpowiednio z emite¬ rami tranzystorów (Tl, T2) znanego przerzutnika Schmitta, oraz z baza pierwszego tranzystora (Tl) przerzutnika, do której dolaczony jest kondensa¬ tor (C2) podtrzymania, oraz dzielnik podtrzymania 45 utworzony z polaczonych szeregowo oporników (R5, R6, R7) do którego dolaczony jest poprzez prze¬ lacznik (P2) dzielnik T^yzwalania jednorazowego utworzony z oporników (R9, RIO) polaczony z prze¬ lacznikiem (PI), przy czym do kolektora drugiego 50 tranzystora (T2) przerzutnika dolaczona jest baza pierwszego tranzystora (T3) wejsciowego, ukladu sumujacego.

2. Uklad wedlug zastrz. 1, znamienny tym, ze emiter pierwszego (T3) tranzystora wejsciowego 55 ukladu sumujacego polaczony jest poprzez opornik (Rll) z kolektorem tranzystora (T4) separujacego wspomnianego ukladu, do którego dolaczona jest katoda diody (D3) kluczujacej, której anoda pola¬ czona jest z anoda diody (D4) ustalajacej, której fio katoda polaczona jest z masa, z wyjsciem (1) sy¬ gnalu wyzwalajacego oraz poprzez opornik (R12) z biegunem dodatnim napiecia zasilania, przy czym baza tranzystora (T4) separujacego polaczona jest z dzielnikiem (R13, R14, C4), a jego emiter jest 65 polaczony z kolektorem drugiego tranzystora (T5)63722 5 6 wejsciowego, którego emiter poprzez uklad róz- z jednym biegunem wyjsciowym ukladu (UP) prze- niczkujacy utworzony z polaczonych szeregowo ksztalcajacego, którego drugi biegun wyjsciowy dola- opornika (R8) i kondensatora (C3) polaczony jest czony jest do bazy wspomnianego tranzystora (T5). liiiiiiii „nAi =±CP 3 r_ F,g. 1 Wyjscie i PL PL