PL61699B1 - - Google Patents
Download PDFInfo
- Publication number
- PL61699B1 PL61699B1 PL118109A PL11810966A PL61699B1 PL 61699 B1 PL61699 B1 PL 61699B1 PL 118109 A PL118109 A PL 118109A PL 11810966 A PL11810966 A PL 11810966A PL 61699 B1 PL61699 B1 PL 61699B1
- Authority
- PL
- Poland
- Prior art keywords
- output
- logic
- pulse
- flip
- flop
- Prior art date
Links
- 230000005415 magnetization Effects 0.000 claims description 10
- 230000002457 bidirectional effect Effects 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Description
Pierwszenstwo: Opublikowano: 22.XII.1966 (P 118 109) 28.XII.1965 Stany Zjednoczone Ameryki 20.XI.1970 61699 KI. 42 t\ 5/86 MKP G 11 b, 5/86 Wspóltwórcy wynalazku: Paul Joseph Brown, Earl George Mc Donald jr.Wlasciciel patentu: International Business Machines Corporation, Ar- monk (Stany Zjednoczone Ameryki) Uklad do przetwarzania informacji binarnych zapisanych magnetycznie w systemie dwukierunkowym w informacje impulsowe, jednokierunkowe i 2 Przedmiotem wynalazku jest uklad do przetwa¬ rzania informacji binarnych zapisanych magnetycz¬ nie w systemie dwukierunkowym w informacje impulsowe jednokierunkowe oraz do wytwarzania impulsów synchronizacyjnych.W zapisie magnetycznym informacji binarnych systemem dwukierunkowym w srodku kazdego ele¬ mentu zapisu odpowiadajacego jednej cyfrze binar¬ nej kierunek magnetyzacji zmienia sie. Kierunek zmiany magnetyzacji reprezentuje wartosc cyfry binarnej. Przykladowo jedynka binarna jest wyra¬ zona zmiana kierunku magnetyzacji z dodatniego na ujemny a binarne zero jest wyrazone zmiana kierunku magnetyzacji z ujemnego na dodatni. Gdy wytworzony zostaje sygnal elektryczny, który jest bezposrednim odpowiednikiem zapisanej informa¬ cji i gdy ten elektryczny sygnal zostanie porówna¬ ny z sygnalem odniesienia, sygnal elektryczny re¬ prezentujacy informacje binarna jest zgodny w fa¬ zie lub przeciwny w fazie z sygnalem odniesienia zaleznie od reprezentowanej informacji binarnej.Korzystna cecha stosowania zapisu informacji w systemie dwukierunkowym jest mozliwosc uzyska¬ nia samosynchronizacji informacji binarnej. Ponie¬ waz w srodku kazdego elementu zapisu informacji binarnej wystepuje zmiana kierunku magnetyzacji, zmiana ta moze zostac ustalona za pomoca czestot¬ liwosci równej czestotliwosci, za pomoca której in¬ formacja binarna zostala poprzednio zapisana.W znanych ukladach w celu przetworzenia za- 25 pisanej magnetycznie informacji binarnej na sku¬ tek zmiany kierunku magnetyzacji posrodku kaz¬ dego elementu zapisu informacji binarnej wytwa¬ rzany jest impuls elektryczny. Impuls ten jest wy¬ korzystywany do wytworzenia przebiegu elektrycz¬ nego, którego czestotliwosc i faza jest zmieniana zaleznie od tresci informacji binarnej. Wytworzona w ten sposób faza odniesienia jest nastepnie uzy¬ wana do okreslenia fazy sygnalu elektrycznego, wytworzonego na podstawie odczytanej informacji.Przy zapisie magnetycznym o duzej gestosci zapi¬ su, tolerancje mechaniczne sa tak krytyczne, ze ma¬ le zmiany predkosci ruchu nosnika zapisu powo¬ duja duze przesuniecia czasowe odtworzonych syg¬ nalów elektrycznych, na skutek czego wystepuja w odczytanym sygnale bledy. Znane uklady, które w celu odczytania informacji wytwarzaja impulsy synchronizacyjne o czestotliwosci zmieniajacej sie wraz z czestotliwoscia informacji sa kosztowne, zwlaszcza gdy sa dostosowane do duzych zmian predkosci, wystepujacych w ukladzie.Celem wynalazku jest skonstruowanie takiego ukladu, który pracuje poprawnie równiez przy wiekszych zmianach czestotliwosci zapisu.Cel ten osiagnieto wedlug wynalazku w ten spo¬ sób, ze do odczytujacego wzmacniacza przylaczony jest generator impulsów, posiadajacy dwa wyjscia, z których jedno, wytwarzajace jeden impuls przy kazdej zmianie magnetyzacji nosnika zapisu w pierwszym kierunku, polaczone jest poprzez obwód 6169961609 •' */*¦: logiczny „I" i inwertor z pierwszym wejsciem obwodu logicznego „LUB", a drugie wyjscie, wyt¬ warzajace jeden impuls przy kazdej zmianie mag¬ netyzacji w drugim kierunku, polaczone jest po¬ przez obwód logiczny „I" i inwertor z drugim wejs¬ ciem wymienionego obwodu logicznego „LUB", przy czym do wyjscia tego obwodu przylaczony jest uklad calkujacy, który pomiedzy dwoma doprowa¬ dzonymi do niego impulsami wytwarza napiecie piloksztaltne na swym wyjsciu, które jest polaczo¬ ne z wejsciem przerzutnika Schmitta i filtru, któ¬ rego napiecie wyjsciowe sluzy do regulacji wartosci progowej napiecia przerzutu przerzutnika Schmitta, na skutek czego przerzutnik ten zostaje dostosowa¬ ny do zmian czestotliwosci powtarzania bitów, spo¬ wodowanych zmianami predkosci przesuwu nosni¬ ka zapisu, a ponadto wyjscie przerzutnika Schmitta polaczone jest z obwodem logicznym „I" poprzez obwód logiczny „LUB", którego wyjscie polaczone jest równiez z pozostalymi wejsciami obwodów lo¬ gicznych „I", polaczonych z generatorem impulsów, przy czym na wyjsciu tego obwodu logicznego „I" otrzymywane sa impulsy synchronizujace, a drugie wejscie tego obwodu polaczone jest z wyjsciem in¬ nego przerzutnika, przelaczanego pierwszym impul¬ sem, przekazywanym poprzez obwód logiczny „I" przylaczony do drugiego wyjscia generatora impul¬ sów.Przedmiot wynalazku jest omówiony na podsta¬ wie rysunku, na którym fig. 1 przedstawia schemat blokowy ukladu wedlug wynalazku, fig. 2 przed¬ stawia schemat zasadniczy pokazujacy w szczegó¬ lach uklady logiczne zawarte w ukladzie z fig. 1, fig. 3 przedstawia wykresy przebiegów napiecio¬ wych w ukladzie z fig. 1, a fig. 4 przedstawia w powiekszeniu trzy przebiegi napieciowe z fig. 3.Odczytujacy wzmacniacz 10 wytwarza na wyjs¬ ciu 11 sygnal (fig, 3) zmodulowany fazowo. Zero reprezentowane jest jak to pokazano strzalkami na fig. 3, zmiana poziomu z wiekszego na mniejszy, a jedynka reprezentowana jest zmiana poziomu z mniejszego na wiekszy. Na poczatku cyklu poten¬ cjal na wejsciu 12 jest dodatni, aby uzyskac syn¬ chronizacje obwodu demodulacji. Generator impul¬ sów 14 przy zmianie poziomu na wyjsciu 11 wzmac¬ niacza 10 z mniejszego na wiekszy wytwarza im¬ puls na samym wyjsciu 16, a przy zmianie pozio¬ mu na wyjsciu 11 z wiekszego na mniejszy gene¬ rator 14 wytwarza impuls na wyjsciu 18. Potencjal z wejscia 12 podawany jest na obwód logiczny „LUB" 20, którego wejscie jest polaczone z jednym z wejsc obwodu logicznego „I" 22, na skutek czego impulsy przejawiajace sie na wyjsciu 16 przecho¬ dza przez obwód 22. Nastepnie impulsy te przecho¬ dza przez inwertor 50 i obwód logiczny „LUB" 26, a sygnal z wyjscia 28 obwodu 26 steruje calkujacy uklad 30, który pomiedzy dwoma kolejnymi ujem¬ nymi impulsami z wyjscia 28 wytwarza napiecie piloksztaltne. Napiecie tego przebiegu piloksztaltne- go jest automatycznie sprowadzane do zera przez kazdy kolejny impuls wytworzony na wyjsciu 28.Przebieg piloksztaltny podawany jest z ukladu calkujacego na przerzutnik Schmitta 32, którego wartosc progowa jest taka, ze po uplywie trzech czwartych okresu sygnalu z wyjscia 11 zostaje on przerzucony za pomoca napiecia wejsciowego. Filtr 34 wytwarza na swym wyjsciu 36 napiecie odnie¬ sienia, od którego zalezy wartosc progowa napiecia przerzutu przerzutnika 32. Wyjscie 38 przerzutnika 5 32 jest polaczone z obwodem logicznym „LUB" 20.Obwód logiczny „I" 40 wytwarza na swym wyjsciu 42 impulsy synchronizacyjne.Gdy w odczytanej informacji wystepuje ciag bi¬ narnych zer potencjal na wejsciu 12 umozliwia 10 przejscie kazdego impulsu wytworzonego na pod¬ stawie zmiany poziomu na mniejszy przez obwód logiczny 22 i inwertor 50 do obwodu logicznego „LUB" 26 z napiecia wyjsciowego ukladu calkuja¬ cego 30 za pomoca filtru 34 wytworzona zostaje in- J5 formacja potrzebna do ustawienia wartosci progo¬ wej przerzutnika 32. Po czasie wystarczajacym na te czynnosc potencjal na wejsciu 12 zanika, a po¬ jawia sie potencjal na wejsciu 8. Po zakonczeniu ciagu zer binarnych wystepuje pojedyncza jedynka 20 binarna, stanowiaca wskaznik konca ciagu zer bi¬ narnych i poczatku rzeczywistej informacji. Ta pierwsza jedynka binarna przerzuca przerzutnik 44 którego wyjscie jest polaczone przewodem 45 z ob¬ wodem logicznym „I" 40. Za wymieniona, pojedyn- 25 cza jedynka binarna nastepuje sygnal zlozony z je¬ dynek i zer binarnych.Impulsy na wyjsciu 18 generatora 14 pojawiaja sie gdy poziom na wyjsciu 11 wzmacniacza 10 sko¬ kowo rosnie, a na wyjsciu 18 wtedy, gdy poziom 80 ten skokowo maleje. Poniewaz impulsy z wyjsc 16, 18 generatora 14 sa doprowadzone do obwodów logicznych „LUB" 22 i 23, inwertorów 50 i 52 i ob¬ wodu logicznego „LUB" 26 na wyjsciu 28 obwodu logicznego „LUB" 26 pojawiaja sie tylko te impul- 35 sy, które sa wytworzone na podstawie sygnalu z wyjscia 11.Piloksztaltny przebieg napieciowy z wyjscia 31 ukladu calkujacego 30 podawany jest na wejscie przerzutnika Schmitta 32 i sluzy do przerzucania 40 tego przerzutnika z jednego stanu w drugi, przy czym napiecie progowe przerzutu przerzutnika 32 zalezne jest od napiecia wyjsciowego filtru 34, któ¬ re jest doprowadzane do przerzutnika 32 przewo¬ dem 36.Przy nominalnej czestotliwosci powtarzania bi¬ tów, poziom progowy przerzutnika 32 jest tak ustawiony, ze wyjsciowe napiecie piloksztaltne z ukladu calkujacego 30 przerzuca przerzutnik Schmitta 32 w stan niestabilny, w którym pozo- 50 staje on przez trzy czwarte okresu powtarzania bi¬ tów. Gdy czestotliwosc powtarzania bitów zmienia sie tak, ze odstep czasowy miedzy kolejnymi bita¬ mi wzrasta, wówczas poziom napiecia piloksztalt- nego jest bardziej ujemny. Wywoluje to odpo- 55 wiednia zmiane wartosci progowej przerzutnika 32, na skutek czego przerzucanie przerzutnika 32 zo¬ staje opóznione. Gdy okres powtarzania bitów ma¬ leje, zachodzi zjawisko odwrotne.Obecnie zostanie dokladniej omówiona czesc ukla- 60 du zawarta na fig. 1 wewnatrz prostokata naryso¬ wanego linia przerywana.Na wejscia 46 i 48 obwodu logicznego „LUB" 26 przychodza sygnaly z wyjsc inwertorów 50 i 52.- Napiecie pojawiajace sie na wyjsciu 28 obwodu 26 65 pokazane jest na wykresie z fig. 4. 45 +5 61609 6 Tranzystor T2 i kondensator C tworza uklad cal¬ kujacy, zasilany ze zródla pradu stalego, który wy¬ twarza napiecie piloksztaltne pod wplywem impul¬ sów przychodzacych z tranzystora T1% Tranzystory T3 i T4 tworza filtr, którego napiecie wyjsciowe przylozone jest na baze tranzystora T6. Tranzystory T5 i T8 tworza przerzutnik Schmitta, przy czym tranzystor wejsciowy T5 jest sterowany napieciem wyjsciowym ukladu calkujacego 30, a tranzystor T6 jest sterowany napieciem wyjsciowym filtru 34.Napiecie wyjsciowe filtru 34 reguluje progowa zwartosc napiecia przerzutu przerzutnika 32. Po¬ tencjometr w obwodzie emitera tranzystora T4 umozliwia wstepna regulacje progowego napiecia przerzutu przerzutnika 32. Tranzystor T7 wzmacnia sygnal wyjsciowy z przerzutnika 32 i doprowadza dodatni impuls na obwód logiczny „LUB" 20.Na fig. 4 pokazane sa przebiegi impulsów na wyjsciu 28 dla czestotliwosci powtarzania bitów mniejszej, równej lub wiekszej czestotliwosci no¬ minalnej. Jest oczywiste, ze przy czestotliwosci po¬ wtarzania bitów mniejszej od czestotliwosci nomi¬ nalnej odstepy miedzy impulsami sa wieksze od odstepów nominalnych, a przy czestotliwosci wiek¬ szej od nominalnej, odstepy te sa mniejsze niz no¬ minalne. Gdy impulsy sa oddalone od siebie bar¬ dziej niz nominalne, to uklad calkujacy 30 wytwa¬ rza napiecie bardziej ujemne, na skutek czego filtr 34 podaje na przerzutnik 32 bardziej ujemne na¬ piecie odniesienia. Analogicznie, gdy impulsy sa" bardziej zageszczone, wartosc progowego napiecia przerzutu proporcjonalnie wzrasta. Oznacza to, ze czestotliwosc impulsów na wyjsciu 38 jest zalezna od wartosci progowej napiecia przerzutu przerzut¬ nika 32, lecz stosunek pomiedzy czasem wlaczenia i czasem wylaczenia przerzutnika 32 jest taki sam jak przy czestotliwosci nominalnej. Filtr 34 zapew¬ nia dokladne nadazanie za zmianami szybkosci, przy czym czas zadzialania jest tak dobrany, ze in¬ formacja przesunieta fazowo nie wplywa w sposób istotny na wytwarzanie impulsów na wyjsciu 38. PL PL
Claims (2)
1. Zastrzezenia patentowe 1. Uklad do przetwarzania informacji binarnych zapisanych magnetycznie w systemie dwukierunko¬ wym w informacje impulsowe jednokierunkowe, znamienny tym, ze do odczytujacego wzmacniacza (10) przylaczony jest generator impulsów (14), po¬ siadajacy dwa wyjscia (16) (18), z których jedno, 5 wytwarzajace jeden impuls przy kazdej zmianie magnetyzacji nosnika zapisu w pierwszym kierun¬ ku, polaczone jest poprzez obwód logiczny „I" (22) i inwertor (50) z pierwszym wejsciem obwodu lo¬ gicznego „LUB" (26) a drugie wyjscie (18), wytwa- 10 rzajace jeden impuls przy kazdej zmianie magne¬ tyzacji w drugim kierunku, polaczone jest poprzez obwód logiczny „I" (23) i inwertor (52) z drugim wejsciem obwodu logicznego „LUB" (26), przy czym do wyjscia (28) obwodu logicznego „LUB" (26) przy- 15 laczony jest uklad calkujacy (30), który pomiedzy dwoma doprowadzonymi do niego impulsami wy¬ twarza napiecie piloksztaltne na swym wyjsciu (31), które jest polaczone z wejsciem przerzutnika Schmitta (32) i filtru (34), którego napiecie wyj- 20 sciowe sluzy do regulacji wartosci progowej napie¬ cia przerzutu przerzutnika (32), na skutek czego przerzutnik (32) jest dostosowany do zmian czesto¬ tliwosci powtarzania bitów, spowodowanych zmia¬ nami predkosci przesuwu nosnika zapisu, a ponad¬ to wyjscie (38) przerzutnika (32) polaczone jest z obwodem logicznym „I" (40) poprzez obwód logicz¬ ny „LUB" (2D), którego wyjscie polaczone jest rów¬ niez z pozostalymi wejsciami obwodów logicznych „I" (22, 23) polaczonych z generatorem (14), przy 80 czym na wyjsciu obwodu logicznego „I" (40) otrzy¬ mywane sa impulsy synchronizacyjne, a drugie wejscie tego obwodu polaczone jest z wyjsciem przerzutnika (44) przelaczanego pierwszym impul¬ sem, przekazywanym poprzez przylaczony do dru¬ giego wyjscia generator impulsów (14) obwód lo¬ giczny „I" (22).
2. Uklad wedlug zastrz. 1, znamienny tym, uklad calkujacy (30) zawiera kondensator, do któ¬ rego doprowadzany jest staly prad z pierwszego 40 tranzystora (T2) w celu wytworzenia napiecia pilo- ksztaltnego i który wyladowywany jest przez dru¬ gi tranzystor (Ty, do którego doprowadzany jest impuls wyjsciowy z obwodu logicznego „LUB" (26). /KI. 42 t1,5/86 61699 MKP G llb, 5/86 FIG.3 H . h 0 0 0 0 0 0 0 1 1 0 1 1 0 O 1 O l k ' ¦ u n ii i » ¦ FIG. 4 h 36 3a TT tj—u—imrnnn m_rL_n_njuuui W.D.Kart. C/742/70, 230, A4 PL PL
Publications (1)
| Publication Number | Publication Date |
|---|---|
| PL61699B1 true PL61699B1 (pl) | 1970-10-25 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4385395A (en) | Bit clock reproducing circuit | |
| US2698427A (en) | Magnetic memory channel recirculating system | |
| JPS6238791B2 (pl) | ||
| US3727202A (en) | Application of an automatic pulse width controlled, monostable multivibrator for detecting phase encoded information on magnetic tape | |
| US3986053A (en) | Regenerator for pulse code modulation systems | |
| GB1257157A (pl) | ||
| US3333205A (en) | Timing signal generator with frequency keyed to input | |
| US3156893A (en) | Self-referenced digital pm receiving system | |
| US3668436A (en) | Circuit apparatus for supplying first and second trains of mutually exclusive clock pulses | |
| US3631463A (en) | Self-clocked encoding scheme | |
| GB1143694A (pl) | ||
| PL61699B1 (pl) | ||
| US3506923A (en) | Binary data detection system | |
| US4127878A (en) | Magnetic tape recorder/reproducer for ratio recording with synchronized internal and external clock rates | |
| US3355549A (en) | Universal repeater | |
| US3678503A (en) | Two phase encoder system for three frequency modulation | |
| US3803354A (en) | Frequency shift digital communication system | |
| US3283255A (en) | Phase modulation system for reading particular information | |
| US2797401A (en) | Electronic timing pulse generator | |
| US3249763A (en) | Clock signal generator | |
| GB1265402A (pl) | ||
| US3401346A (en) | Binary data detection system employing phase modulation techniques | |
| EP0243075A2 (en) | Frequency multiplying circuit | |
| US3165721A (en) | Compensating circuit for delay line | |
| US3697977A (en) | Two phase encoder system for three frequency modulation |