PL60579B3 - - Google Patents

Description

Opublikowano: 30.IX.1970 60579 KI. 21 c, 46/31 MKP G 05 f, 5/00 UKD Twórca wynalazku: Andrzej Czyzak Wlasciciel patentu: Biuro Studiów i Projektów Energetycznych „Energo- projekt", Poznan (Polska) Deszyfrator dwupoleceniówy tranzystorowy do odbiorników systemu sterowania centralnego odbiorami energii elektrycznej za pomoca sygnalów o czestotliwosci akustycznej Przedmiotem wynalazku jest deszyfrator dwupo¬ leceniówy tranzystorowy do odbiorników systemu sterowania centralnego odbiorami energii elek¬ trycznej za pomoca sygnalów o czestotliwosci aku¬ stycznej.Znany z patentu glównego nr 52407 tego typu uklad jest ukladem uniwersalnym, pozwalajacym na odbiór szeregu impulsów dowolnie wybranych.Uniwersalnosc ta jest okupiona stosunkowo duzym kosztem urzadzenia oraz znacznymi rozmiarami je¬ go elementów. Praktyka wykazala, ze najczesciej poslugujemy sie jednak dwoma poleceniami. Fakt ten wykorzystano budujac prosty i tani o malych wymiarach uklad dwupoleceniówy.Dotychczas stosowane natomiast deszyfratory dwupoleceniowe wykorzystuja przewaznie dwie rózne czestotliwosci stwarzajac powazne trudnosci techniczne w realizacji ukladu nadajnika. Uklad wedlug wynalazku przystosowany jest do deszyfra- cji sygnalów kodowanych systemem czasowym, co pozwala uniknac wymienionych trudnosci.Celem wynalazku jest zmniejszenie wymiarów odbiornika przez ograniczenie deszyfracji do dwóch polecen przy mozliwie malych zmianach w nadaj¬ niku w stosunku do ukladu uniwersalnego.Cel ten osiagnieto stosujac deszyfrator dwupole¬ ceniówy tranzystorowy posiadajacy dwa uklady opóznienia czasowego typu opornik — kondensator, wlaczone poprzez diody w obwody baz dwóch tran¬ zystorów, które tworza uklad trygera, przy czym w 10 20 25 30 obwody kolektorów tych tranzystorów jest wlaczo¬ ny przekaznik koercyjny, a emitery polaryzowane sa przez dwa oporniki tworzace dzielnik napiecia.Przyklad wykonania ukladu wedlug wynalazku zostal przedstawiony na rysunku, który przedsta¬ wia schemat ukladu.W urzadzeniu wedlug wynalazku zadzialania przekaznika PA powoduje rozwarcie zestyków Pu i P12 wlaczonych równolegle z kondensatorami Cx i C2. Z chwila rozwarcia tych zestyków nastepuje ladowanie kondensatora C2 poprzez polaczony z nim szeregowo opornik R3. Szeregowy uklad kon¬ densatora C2 i opornika R3 polaczony jest miedzy plus i minus ukladu. Miedzy kondensator C2 a opornik R3 poprzez zestyk P22 przekaznika P2 i diode D2 zalaczona jest baza tranzystora T2. Emi¬ ter tego tranzystora wraz z emiterem tranzystora Tt wlaczony jest miedzy oporniki R2 i R4 stanowia¬ ce dzielnik napiecia.Jezeli czas rozwarcia zestyku P12 jest tak dlugi, ze napiecie na kondensatorze C2 przekroczy poten¬ cjal na emiterach tranzystorów T4, T2 podyktowany dzielnikiem oporowym R2 R4, wtedy nastapi pobu¬ dzenie tranzystora T2. Tranzystor ten przewodzac uruchamia przekaznik P2, którego jedno z dwóch uzwojen polaczone jest z kolektorem tego tranzy¬ stora. Przekaznik ten przyciagajac otwiera swe ze¬ styki P23 i P21 rozwierajac kondensator C4 i obwód bazy tranzystora T2. Dzieki sile koercji przekaznik 6057960579 P2 pozostaje w tym stanie do czasu otrzymania przeciwnego impulsu.Ponowne zadzialanie przekaznika Pi powoduje rozwarcie zestyków Pu i P12 umozliwiajac ladowa¬ nie kondensatorów CA i C2. Kondensator CA ladowa¬ ny jest poprzez opornik Kt polaczony z nim szere¬ gowo miedzy plus i minus ukladu deszyfratora.Z chwila, gdy napiecie na kondensatorze Ci wzro¬ snie powyzej potencjalu emiterów przewodzic be¬ dzie tranzystor TA. Kolektor tego tranzystora pola¬ czony jest z drugim uzwojeniem przekaznika P2.Przewodzenie tranzystora T4 powoduje przerzuce¬ nie przekaznika P2 do stanu wyjsciowego. PL PL

Claims (1)

1. Zastrzezenie patentowe Deszyfrator dwupoleceniowy tranzystorowy do 10 15 odbiorników systemu sterowania centralnego od¬ biorami energii elektrycznej za pomoca sygnalów o czestotliwosci akustycznej zawierajacy uklad zlo¬ zony z trygera polaczonego z ukladem czasowym i drugim ukladem czasowym takim jak samodlaw- ny generator przy czym na wejsciu zaopatrzony jest w przekaznik, wedlug patentu glównego nr 52407, znamienny tym, ze posiada dwa uklady opóznienia czasowego typu opornik kondensator (RJ (Cx) i (R3) (C2) wlaczone poprzez diody (D^ i (D2) w obwody baz dwóch tranzystorów (Ti) i (T2), które tworza uklad trygera, przy czym w obwody kolek¬ torów tych tranzystorów jest wlaczony przekaznik koercyjny (P2), a emitery sa polaryzowane przez dwa oporniki (R2) i (R4) tworzace dzielnik napiecia. /? / e k T„ \?X -p- ** nyi «¦ *.n fc|& S&** c, *D fto WDA-l Zafti. 5324. Naklad 240 egz. PL PL