Pierwszenstwo: Opublikowano: 30. X. 1969 58406 KI. 42 d, 2/50 MKP G 01 d UKD Wspóltwórcy wynalazku: inz. Bogdan Glebocki, inz. Jan Wysocki Wlasciciel patentu: Zaklady Radiowe im. Marcina Kasprzaka (Zaklad Doswiadczalny Aparatury Elektronicznej), Warszawa (Polska) Dekada liczaca ze stalym odczytem Przedmiotem wynalazku jest dekada liczaca ze stalym odczytem, przeznaczona do urzadzen tech¬ niki cyfrowej, w których informacje o wyniku pomiaru przekazuje sie w postaci szeregu cyfr.Wynalazek bedzie przydatny zwlaszcza w urza¬ dzeniach cyfrowych, od których wymaga sie stalej kontroli parametrów badanych ukladów, na przy¬ klad w licznikach czestotliwosci.Znane uklady liczace z odczytem cyfrowym maja podstawowa wade — migotanie cyfr, unie¬ mozliwiajaca odczytanie wyniku pomiaru w cza¬ sie zliczania. Ponadto po zakonczeniu pomiaru wynik musi byc skasowany, aby uklad mógl zli¬ czac ponownie.Celem wynalazku jest umozliwienie stalego od¬ czytu wyniku pomiaru bez przerw w trakcie zliczania, zas zadaniem wynalazku jest opraco¬ wanie odpowiedniego ukladu elektrycznego prze¬ znaczonego dla spelnienia tego celu.Cel ten zostal osiagniety przez opracowanie de¬ kady liczacej zawierajacej zestaw dwójek liczacych na tranzystorowych przerzutnikach dwustanowych oraz deszyfrator tranzystorowo-oporowy i dola¬ czona do niego lampe cyfrowa tym znamiennej, ze pomiedzy deszyfratorem i kazda z dwójek liczacych ma wlaczony element ukladu pamieci oraz blokujacy ten element przelacznik elektro¬ niczny, który dla kazdego stanu zawiera diode polaczona z wejsciem ukladu pamieci oraz diode polaczona ze zró*3lem impulsów, dolaczone jedno- 2 imiennymi elektrodami do opornika, polaczonego z wyjsciem dwójki liczacej. Diody sa tak wlaczo¬ ne, ze w czasie pomiaru uklad pamieci, deszyfra¬ tor i lampa cyfrowa sa odlaczone od zestawu 5 dwójek liczacych. Uklad pamieci zachowuje w czasie pomiaru poprzedni wynik. Po zakoncze¬ niu zliczania przez otwarcie przelacznika elektro¬ nicznego przekazana zostaje informacja o wyniku pomiaru do ukladu pamieci, który koryguje wska- io zania.Zastosowanie ukladu bedacego przedmiotem wy¬ nalazku zmniejsza w znacznym stopniu wplyw zaklócen spowodowanych przelaczaniem kolejnych cyfr na uklady zliczajace w czasie pomiaru, co 15 zwieksza dokladnosc i niezawodnosc pomiaru w przyrzadzie, w którym zastosowano dekade liczaca ze stalym odczytem, jak równiez umozli¬ wia latwa nie meczaca obserwacje wyników oraz skraca cykl pomiaru. 20 Wynalazek zostanie blizej objasniony na przy¬ kladzie wykonania uwidocznionym na rysunku, który przedstawia uklad blokowy dekady liczacej oraz schemat polaczen przelacznika elektronicz¬ nego i elementu pamieci dla jednej dwójki licza- 25 cej.W ukladzie blokowym przedstawionym na ry¬ sunku, uklad liczacy 1 zawiera dwójki liczace 2, 3, 4 i 5 w postaci znanych tranzystorowych przerzutników dwustanowych. Wejscie 6 ukladu 30 liczacego 1 polaczone jest z bramka 7, lub tez 5840658406 z wyjsciem poprzedniej dekady liczacej, zas wyj¬ scie 8, z wejsciem nastepnej dekady. W zestawie przelaczników elektronicznych 9, przelaczniki 10, 11, 12, 13 polaczone sa z jednej strony z dwój¬ kami liczacymi 2, 3, 4, 5, zas z drugiej strony w ukiadzie pamieci 14 z elementami pamieci 15, 16, 17, 18. Uklad pamieci 14 polaczony jest z deszyfratorem 19 w ukladzie tranzystorowo-opo- rowym, z którym polaczona jest lampa cyfrowa 20, na przyklad typu „Nixie", zasilana napie¬ ciem Ul.Na rysunku przedstawiono schemat polaczen dla przelacznika elektronicznego 10 oraz dla ele¬ mentu pamieci 15.Przelacznik elektroniczny 10 zawiera diody Dl, D2, których katody sa polaczone ze soba oraz z opornikiem Rl, polaczonym z wyjsciem 21 dwój¬ ki liczacej 2. Z wyjsciem 22 tejze dwójki poprzez opornik R2 polaczony jest punkt zlaczenia katod diod D3 i D4. Anody diod Dl, D3, dolaczone sa do wejscia 23 polaczonego z bramka7, skad wysylane sa sygnaly polaryzujace. Anoda diody D2 polaczo¬ na jest z wejsciem 24 elementu pamieci, zas anoda diody D3 z wejsciem 25. Wyjscia 26, 27 elementu pamieci 15 (16, 17, 18) polaczone sa z deszyfra¬ torem 20.Element ukladu pamieci stanowi przerzutnik na tranzystorach Tl, T2, zasilanych napieciem U2.Dzialanie dekady liczacej jest nastepujace.Po otwarciu bramki 7 dodatnie impulsy dopro¬ wadzane sa na wejscie 6 i zliczane w ukladzie liczacym 1. Na okres liczenia do anod diod Dl, D3, w przelacznikach elektronicznych 10, 11, 12, 13, doprowadzony jest z bramki 7 dlugotrwaly impuls dodatni, dzieki czemu elementy pamieci 15, 16, 17, 18, w ukladzie pamieci 14 sa odlaczone od dwójek liczacych 2, 3, 4, 5. W czasie zliczania uklad pamieci 14, a co za tym idzie deszyfrator, utrzymuja wynik poprzedniego pomiaru, wskaza¬ ny przez lampe cyfrowa 20.Po zamknieciu bramki 7, z zacisku 23 zostaje zdjety dodatni potencjal, diody D2 i D4 zostana odblokowane i informacja z dwójki liczacej 2 (3, 4, 5) przekazana zostanie na bazy tranzystorów Tl, T2, elementu 15 (16, 17, 18) ukladu pamieci 14. W ukladzie pamieci 14 otrzymana informacja porównana zostanie z otrzymana uprzednio i ewen¬ tualne zmiany uwidocznione w lampie cyfrowej 20. Nastepnie zapis w ukladzie liczacym 1 jest kasowany do zera.Kazdorazowy odczyt jest dokonywany w cza- 5 sokresie zliczania impulsów przez dwójki w ukla¬ dzie liczacym 1.W znanych ukladach odczyt na lampie cyfro¬ wej dokonywany jest po zakonczeniu zliczania przez dwójki liczace i dla umozliwienia dokonania 10 odczytu bramka 7 jest zamykana na przeciag 2 do 3 sek. Po zakonczeniu odczytu wynik pomiaru jest na lampie cyfrowej kasowany jednoczesnie z kasowaniem do zera stanu dwójek liczacych 2, 3, 4, 5 w ukladzie liczacym 1. 15 Wynalazek w przykladzie wykonania ma uklad pamieci zbudowany na przerzutnikach tranzysto¬ rowych; uklad pamieci moze byc wykonany rów¬ niez na innych elementach, na przyklad na rdze¬ niach ferrytowych. 20 PL