PL58356B1 - - Google Patents

Download PDF

Info

Publication number
PL58356B1
PL58356B1 PL124408A PL12440867A PL58356B1 PL 58356 B1 PL58356 B1 PL 58356B1 PL 124408 A PL124408 A PL 124408A PL 12440867 A PL12440867 A PL 12440867A PL 58356 B1 PL58356 B1 PL 58356B1
Authority
PL
Poland
Prior art keywords
transistor
diodes
transistors
diode
additional
Prior art date
Application number
PL124408A
Other languages
English (en)
Inventor
Bogdan Glebocki inz.
Jan Wysocki inz.
Gurnecki Bro¬nislaw
Original Assignee
Zaklady Radiowe Im Marcina Kasprzaka
Filing date
Publication date
Application filed by Zaklady Radiowe Im Marcina Kasprzaka filed Critical Zaklady Radiowe Im Marcina Kasprzaka
Publication of PL58356B1 publication Critical patent/PL58356B1/pl

Links

Description

Wlasciciel patentu: Zaklady Radiowe im. Marcina Kasprzaka (Zaklad Doswiadczalny Aparatury Elektronicznej), Warszawa (Polska) Uklad do skracania czasu przelaczania przerzutnika zwlaszcza tranzystorowego przerzutnika dwustanowego Przedmiotem wynalazku jest uklad do skracania czasu przelaczania przerzutnika zwlaszcza tranzys¬ torowego przerzutnika dwustanowego, dla zwiek¬ szenia granicznej czestotliwosci jego dzialania.Wynalazek znajdzie zastosowanie w ukladach li* czacych oraz formujacych impulsy.Znany przerzutnik dwustanowy przedstawiony na fig. 1 rysunku zawiera pracujace w ukladzie wspólnego emitera tranzystory Tl, T2, typu pnp.W szereg z wejsciowymi sprzegajacymi kondensa¬ torami Cl, C2, wlaczone sa diody bramkujace Dl, D2. Jako diody zabezpieczajace bazy tranzystorów wlaczone sa diody D3, D4. Diody D5, D6 dolaczono do dzielników oporowych Rf, R2 i RS, R4, zabez¬ pieczaja tranzystory przed nasyceniem. Jako wew¬ netrzne pojemnosci sprzegajace wlaczone sa kon¬ densatory C3, C4. Oporniki obciazenia R5, R6, po¬ laczone sa z ujemnym biegunem napiecia pracy — Ul, zas dodatni biegun napiecia zatykajacego + U2, dolaczony jest do oporników R7, R8. Po¬ nadto wystepuja pojemnosci miedzyelektrodowe tranzystorów: pojemnosc emiter-baza Cebl i Ceb2 na wejsciu i kolektor-baza Ccbl i Ccb2, na wyj¬ sciu przerzutnika.Czas przelaczania przerzutnika ograniczony jest stala czasu, która daje sie regulowac tylko do granicy narzuconej przez parametry wlasne ukla¬ du. Pojemnosci emiter-baza oraz kolektor-baza li¬ mituja wielkosc pojemnosci sprzegajacych. Zwiek¬ szanie czestotliwosci przelaczania powyzej tej gra- 10 15 20 25 nicy powoduje zmiane punktu pracy przerzutnika, uniemozliwiajaca dalsze jego dzialanie.Znany jest równiez uklad przerzutnika z tranzy- torami dodatkowymi w ukladzie wtórników emite- rowyeh. Uklad ten powoduje poprawe parametrów wyjsciowych przerzutnika lecz nie poprawia pa¬ rametrów wejsciowych.Celem wynalazku jest zmniejszenie wplywu po¬ jemnosci wlasnych ukladu przerzutnika, a co za tym idzie zmniejszenie stalej czasu, zas zadaniem wynalazku jest opracowanie odpowiedniego ukladu elektrycznego dla osiagniecia tego celu.Cel ten zostal osiagniety przez opracowanie ukladu do skracania czasu przelaczania przerzut¬ nika zwlaszcza tranzystorowego przerzutnika dwu¬ stanowego, który ma wlaczone równolegle do opor¬ ników obciazenia dodatkowe tranzystory, tym' zna¬ miennego, ze emitery dodatkowych tranzystorów sa polaczone poprzez oporniki z wlaczonymi rów¬ nolegle do wejsciowych sprzegajacych kondensato¬ rów diodami. Diody te posiadaja czas przelaczania znacznie dluzszy, niz pozostale diody i tranzystory ukladu.Wynalazek zostanie blizej objasniony w przy¬ kladzie wykonania na schemacie ideowym przed¬ stawionym na fig. 2, gdzie odpowiadajace sobie elementy z fig. 1 i fig. 2 zostaly jednakowo ozna¬ czone i maja takie samo dzialanie.W przedstawionym na fig. 2 schemacie w wy¬ konaniu dla tranzystorów typu pnp, dioda D7 jest 583563 wlaczona równolegle do wejsciowego sprzegajace¬ go kondensatora Cl, zas dioda D8 równolegle do wejsciowego sprzegajacego kondensatora C2. Dioda D7 jest polaczona poprzez opornik R9 ograniczaja¬ cy prad z emiterem dodatkowego tranzystora T3, wlaczonego równolegle do opornika R5 obciazenia tranzystora Tl, zas dioda D8 poprzez opornik RIO z emiterem dodatkowego tranzystora T4, wlaczo¬ nego równolegle do opornika R6 obciazenia tran¬ zystora T2.Wlaczone w obwody emiter-baza tranzystorów T3, T4 diody D9 i D10 zabezpieczaja bazy tranzys¬ torów przed dodatnimi impulsami.Wyjscie przerzutnika Wy polaczone jest z emi¬ terem dodatkowego tranzystora T3, zas wyjscie wewnetrzne, punkt polaczenia kondensatora C3 i opornika Rl, z emiterem dodatkowego tranzysto¬ ra T4.Dodatkowe tranzystory T3 i T4 sa typu impul¬ sowego, zas czas przelaczania diod D7 i D8 jest znacznie dluzszy, niz pozostalych' diod i tranzysto¬ rów ukladu, bedacych typu impulsowego, dzieki czemu diody D7, D8 programuja dzialanie wtór¬ ników emiterowych w sposób umozliwiajacy przy¬ spieszone rozladowanie pojemnosci wejsciowych w pierwszej fazie przerzutu.Dzialanie ukladu wedlug wynalazku jest naste¬ pujace.Uklad znajduje sie w jednym ze stanów stabil¬ nych do pojawienia sie impulsu. Zakladamy, ze przewodzi tranzystor Tl, zas tranzystor T2 jest zatkany. Baza tranzystora Tl polaryzowana jest napieciem ujemnym z emitera dodatkowego tran¬ zystora T4 poprzez kolektor tranzystora T2.W tym czasie dodatkowy tranzystor T3 jest zat¬ kany, natomiast przewodzi dodatkowy tranzystor T4 i przez diode D7 plynie niewielki prad, zas przez diode D8 plynie maksymalny prad wyzna¬ czony wartoscia opornika RIO. Baza tranzystora Tl ma niewielki potencjal ujemny, zas baza tran¬ zystora T2 ma niewielki potencjal dodatni, ponie¬ waz w chwili przewodzenia tranzystora Tl jest polaryzowana z wtórnika emiterowego który sta¬ nowi dodatkowy tranzystor T3, niewielkim napie¬ ciem ujemnym, oraz poprzez opornik R8 napieciem + U2. Na diodzie D8 ustala sie niewielkie napiecie 4 ujemne, a w zwiazku z tym dioda D2 spolaryzo¬ wana jest w kierunku zaporowym. Dioda D7, przez która plynie niewielki prad ma napiecie blis¬ kie zeru, za tym dioda Dl jest spolaryzowana w 5 kierunku przewodzenia.Dodatni impuls przychodzacy na wejscie ukladu We, przechodzi poprzez diode Dl blokujac tran¬ zystor Tl, na którego kolektorze ma byc napie¬ cie i poprzez wtórnik T3 i oporniki sprzegajace 10 R3, R4 oraz poprzez kondensator C4 przenosi sie na baze tranzystora T2. Pojemnosc Cl zostanie rozladowana, przy czym nastapi gwaltowny wzrost pradu dodatkowego tranzystora T3. Poniewaz dio¬ da D7 ma dlugi czas przelaczania, prad plynacy 15 przez opornik R9 od wtórnika T3 najpierw roz¬ laduje wejsciowy kondensator sprzegajacy Cl, a po tym poplynie dopiero przez diode D7 (po cza¬ sie przelaczenia diody D7, który jest dluzszy od czasu rozladowania kondensatora Cl). 20 Impuls dodatni wchodzac na wejsciowy kon¬ densator sprzegajacy C2, laduje go dodatnio, lecz kondensator ten jest bardzo szybko rozladowywa¬ ny duzym pradem plynacym przez dodatkowy tranzystor T4. 25 W przypadku zastosowania tranzystorów typu npn, nalezy zmienic ustawienie diod w ukladzie.Dzieki zastosowaniu ukladu wedlug wynalazku, umozliwione zostalo co najmniej dwukrotnie zwiek¬ szenie czestotliwosci pracy przerzutnika. 30 PL

Claims (2)

  1. Zastrzezenia patentowe 1. Uklad do skracania czasu przelaczania prze¬ rzutnika, zwlaszcza tranzystorowego przerzut- 35 nika dwustanowego, który ma wlaczone rów¬ nolegle do oporników obciazenia dodatkowe tranzystory, znamienny tym, ze emitery dodat¬ kowych tranzystorów (T3, T4) sa polaczone po¬ przez oporniki (R9, RIO) z wlaczonymi równo- 40 legie do wejsciowych sprzegajacych kondensa¬ torów (Cl, C2) diodami (D7, D8), czas przela¬ czania których jest znacznie dluzszy, niz pozo¬ stalych diod i tranzystorów ukladu.
  2. 2. Uklad wedlug zastrz. 1, znamienny tym, ze za- 45 wiera diody (D9, D10) wlaczone w obwód baza- -emiter dodatkowych tranzystorów (T3, T4). *KI. 21 a1, 36/02 58356 MKP H 03 k ¦ -Uf R5 |R6 «=t R7 ¦tU2 *n D3 -L _L D4 Cebf[ ~Jceb2 i i l l C2± We o- • U2 Fig. 1 We * ..-l/J o Wy Fig.Z PL
PL124408A 1967-12-29 PL58356B1 (pl)

Publications (1)

Publication Number Publication Date
PL58356B1 true PL58356B1 (pl) 1969-08-25

Family

ID=

Similar Documents

Publication Publication Date Title
US2673936A (en) Diode gate
US2887542A (en) Non-saturating junction-transistor circuits
US3102209A (en) Transistor-negative resistance diode shifting and counting circuits
US3021450A (en) Ring counter
US3050636A (en) High speed transistor switch
JP2002204578A (ja) 直列接続された電圧駆動型半導体素子の制御装置
US3548203A (en) High frequency reciprocal counting circuits employing a plurality of bistable circuits sequentially coupled to a succeeding circuit by means of coincidence gates and switches
US3114049A (en) Transistor trigger circuit
GB982205A (en) Shift circuit
JPS63204814A (ja) パワートランジスタ駆動回路
PL58356B1 (pl)
US3113219A (en) Variable reset time monostable multivibrator
US3007061A (en) Transistor switching circuit
US3168649A (en) Shift register employing bistable multiregion semiconductive devices
US3069567A (en) Radio-frequency transistor gate apparatus
US3142025A (en) Astable to bistable multivibrator control circuit
US3495156A (en) Push-pull inverter with synchronized monostable drivers
US3067343A (en) Sequential pulse generator employing two sequentially actuated monostable multivibrators
US3070713A (en) Three stable state count down device
US4042842A (en) Multiple-time-constant integrator or differentiator
US2838690A (en) Push-push transistor circuits
US3210569A (en) Transistorized distributor or counter having particular impedance connections between collectors and bases
US2955211A (en) Bistable circuit
US3624425A (en) Capacitance multiplication network
JPS61114615A (ja) トランジスタのモノリシツク集積化スイツチング制御回路