PL54724B1 - - Google Patents

Description

Pierwszenstwo: Opublikowano: 18. HI. 1968 54724 KI. 21 a1, 36/18 MKP H03k UKD * We Wspóltwórcy wynalazku: dr inz. Zygmunt Szwaja* mgr inz. Boleslaw Zawodniak Wlasciciel patentu: Politechnika Poznanska, Poznan (Polska) Uklad do elektronicznego blokowania inicjatorów lub przycisków Przedmiotem wynalazku jest uklad do elektro¬ nicznego blokowania inicjatorów lub przycisków, zapobiegajacy wysylaniu elektrycznych sygnalów sterujacych w przypadku równoczesnego urucho¬ mienia dwu lub wiecej inicjatorów.Stosowane obecnie uklady do elektronicznego blokowania inicjatorów lub przycisków pracuja na elementach bazujacych na algebrze logiki.W symbolicznym zapisie daje to wyrazenia typu X = ABCDE co oznacza, ze sygnal 1 na linii X pojawia sie wtedy, kiedy uruchomiony jest przy¬ cisk A, przy jednoczesnym nieuruchomieniu przy¬ cisków B, C, D i E. Taki uklad blokujacy wymaga duzej liczby podstawowych modulów logicznych, to jest elementów realizujacych funkcje logiczne sumy, iloczynu i negacji.Celem wynalazku jest wyeliminowanie rozbudo¬ wanych i liczebnie duzych podstawowych modu¬ lów logicznych.Cel ten osiagnieto przez wprowadzenie do ukladu oporów zasilanych ze zródel napiecia poprzez styki.Uzyskiwane wartosci napiecia na zestyku inicjato¬ rów sa przykladane do elementów progowych, któ¬ re pobudzane sa tylko wtedy, gdy uruchomiony jest przycisk.Taki uklad jest bardzo prosty, a zmniejszona wielokrotnie ilosc elementów w ukladzie w sto¬ sunku do dotychczasowych rozwiazan, daje korzy¬ stne warunki technologiczne, jak równiez eksplo¬ atacyjne.Przedmiot wynalazku uwidoczniono na rysunku, 10 15 który przedstawia schemat ideowy ukladu, przy czym oznaczenia ujete w nawias na tym rysunku, oznaczaja zmiane biegunowosci zródel napiecia, przy zastosowaniu na wyjsciu matrycy kodujacej Bk, tranzystorów typu NPN.Wynalazek zostanie blizej objasniony na przy¬ kladzie wykonania przedstawionym na rysunku, przy zalozeniu, równych wartosciach napiec zró¬ del E± i E2 oraz zastosowaniu na wyjsciu matrycy kodujacej Dk tranzystora typu PNP.Zródlo Ej zasila poprzez opór Rw uklad inicja¬ torów lub przycisków kx do Kn polaczonych z dio¬ dowa matryca kodujaca Dk posiadajaca na wyj¬ sciu tranzystory PNP.Zródlo zasilania E2 o napieciu równym zródlu E4 wlaczone jest poprzez opory Ri.n w uklad po¬ miedzy zespól inicjatorów kx do kn a matryce Dk Wartosc oporów Rw i BUn dobiera sie tak, ze spel- Ki - n niaja one zaleznosc —«*— < Rw ^ **i-ir Ta zaleznosc powoduje, ze przy uruchomieniu jednego dowolnego przycisku K, potencjal odpo¬ wiedniego punktu P jest ujemny, co przez znany uklad diodowy matrycy kodujacej Dk powoduje odblokowanie odpowiednich tranzystorów na wyj- 25 sciu tejze matrycy. Przy uruchomieniu dwu lub wiecej inicjatorów lub przycisków, potencjaly od¬ powiednich punktów P sa dodatnie, co powoduje zachowanie stanu zablokowania tranzystorów, a wiec zatrzymanie wysylanych sygnalów. ~" 30 Liczba tranzystorów na wyjsciu znanej matry- 20 5472454724 cy kodujacej Ek zalezy od stosowanego kodu, a liczy sie ja szacunkowo wedlug wzoru m ^ log2n, gdzie n jest liczba inicjatorów.Uklad spelnia opisane warunki równiez w przy¬ padku wprowadzenia, w miejsce tranzystorów na wyjsciu matrycy Dk, przekazników elektromagne¬ tycznych, lub wzmacniaczy magnetycznych. W tym przypadku uklad moze zastapic blokady mechanicz¬ ne lub elektromechaniczne stosowane szczególnie w urzadzeniach dalekopisowych, urzadzeniach do recznego przygotowywania tasmy perforowanej, w maszynach do nauczania, oraz pulpitach ste¬ rowniczych w dyspozytoriach. PL

Claims (1)

1. Zastrzezenie patentowe Uklad do elektronicznego blokowania inicjato¬ rów lub przycisków posiadajacy zródlo zasilania polaczone z inicjatorami lub zaciskami i dalej 5 z diodowa matryca kodujaca do której na wyjsciu przylaczone sa tranzystory typu PNP lub NPN wzglednie przekazniki elektromagnetyczne czy wzmacniacze magnetyczne znamienny tym, ze mie¬ dzy zródlo zasilania (Ex) a inicjatory (kx do kn) 10 wlaczony jest opór (Rw) a skolei miedzy inicjatory (kx do kn) a diodowa matryce kodujaca (Dk) wla¬ czone jest zródlo zasilania (E2) polaczone z tymi inicjatorami przez szeregowo wlaczone oporniki - PNP {NPN) KRAK 4, Sarego 7. Zam. 50/68 — 3i)0 PL