Opublikowano: 25.VIII.1966 51587 KI. 21 a*, 35/17 MKP IlOflui UKD biblioteka! Twórca wynalazku: mgr inz. Stefan Urbanski Wlasciciel patentu: UNIPAN Zaklad Doswiadczalny Budowy Apara¬ tury Naukowej Polskiej Akademii Nauk, Warsza¬ wa (Polska) Uklad zabezpieczenia tranzystorów w stabilizowanych zasilaczach tranzystorowych w przypadku przeciazenia lub zwarcia wyjscia / Przedmiotem wynalazku jest uklad zabezpie¬ czenia tranzystorów szeregowych w stabilizowa¬ nych zasilaczach tranzystorowych w przypadku przeciazenia lub zwarcia wyjscia odznaczajacy sie tym, ze moze byc stosowany w zasilaczach z regulacja napiecia od zera do dowolnej wartosci oraz tym, ze dzieki swej prostocie dziala nieza¬ wodnie w zakresie temperatur otoczenia dopusz¬ czalnych dla zasilaczy tranzystorowych.Dodatkowa zaleta ukladu polaczen wedlug wy¬ nalazku jest to, ze nie wymaga on dobierania tran¬ zystorów o okreslonych parametrach ani tez sto¬ sowania innych elementów o zawezonych tole¬ rancjach. Uklad wedlug wynalazku dziala bez opóznienia i nie powoduje stanów przejsciowych, mogacych doprowadzic do zniszczenia któregokol¬ wiek elementu w ukladzie. Równie cenna zaleta ukladu zabezpieczenia wedlug wynalazku jest to, ze reaguje on jednakowo na zwiekszenie przecia¬ zenia jak i na zmniejszenie, tzn. umozliwia powrót ukladu zasilacza do normalnego stanu dzialania po usunieciu zwarcia lub przeciazenia.Próg dzialania ukladu zabezpieczenia wedlug wynalazku jest calkowicie niezalezny od napiecia zasilajacego uklad stabilizujacy jak równiez od wartosci napiecia wyjsciowego.Znane sposoby zabezpieczenia tranzystorów sze¬ regowych w stabilizowanych zasilaczach tranzy¬ storowych w przypadku przeciazenia lub zwarcia, stosowane w zasilaczach o napieciu wyjsciowym 2 regulowanym od zera, opieraja sie w wiekszosci przypadków na ukladach przerzutnikowych, powo¬ dujacych „zatykanie" tranzystorów szeregowych z chwila przekroczenia dopuszczalnego obciazenia. 5 W przypadku zastosowania przerzutnika bista- bilnego uklad pozostaje w stanie „zablokowania" po usunieciu przeciazenia lub zwarcia i w celu przywrócenia warunków stabilizacji nalezy spo¬ wodowac przejscie przerzutnika w drugi stan rów- io nowagi trwalej za pomoca odpowiedniego przy¬ cisku.Zasadnicza wada opisanego ukladu jest to, ze w pewnych warunkach wszelkie stany przejscio¬ we na wyjsciu powoduja „blokowanie" tranzy- 15 storów szeregowych; warunki takie powstaja np. w przypadku dolaczenia do wyjscia kondensato¬ ra o duzej pojemnosci lub np. w przypadku sko¬ kowego zmniejszenia napiecia wyjsciowego. W przypadku stosowania przerzutnika monostabilne- 20 go uklad wytwarza samoczynnie sygnaly (impul¬ sy) zmierzajace do „odblokowania" tranzystorów szeregowych, przy czym sygnaly (impulsy) te sa wytwarzane w ukladzie tak dlugo, jak dlugo trwa stan przeciazenia lub zwarcia. Wada tego sposobu 25 jest wystepowanie niebezpiecznych stanów przej¬ sciowych oraz opózniona reakcja ukladu w przy¬ padku przywrócenia normalnych warunków obcia¬ zenia.Sposoby zabezpieczenia oparte na zasadzie ogra- 30 niczenia pradu zwarcia do okreslonego poziomu 5158751587 wymagaja stosowania tranzystorów szeregowych o dopuszczalnej mocy strat równej mocy prostow¬ nika przy zalozonym pradzie zwarciowym.Wad wystepujacych w znanych sposobach zabez¬ pieczenia tranzystorów szeregowych w stabilizo- 5 wanych zasilaczach tranzystorowych mozna unik¬ nac stosujac uklad zabezpieczenia tranzystorów wedlug wynalazku, którego istotna cecha jest za¬ stosowanie wtórnika emiterowego, umozliwiajace¬ go sterowanie ukladu zabezpieczajacego napieciem 10 proporcjonalnym do napiecia wyjsciowego z chwi¬ la zaistnienia przeciazenia na wyjsciu.Dzieki temu uklad zabezpieczenia ma nastepu¬ jace zalety: moze byc stosowany w zasilaczach z regulacja napiecia wyjsciowego od zera, zapewnia 15 w przyblizeniu proporcjonalna zaleznosc pradu zwarciowego od opornosci zawierajacej zaciski wyjsciowe, umozliwia stosowanie tranzystorów szeregowych o mniejszej mocy niz moc zwarciowa prostownika przy zalozonym poziomie pradu zwar- 20 cia, zapewnia powrót ukladu stabilizujacego do normalnego stanu dzialania natychmiast po usu¬ nieciu przeciazenia lub zwarcia wyjscia, unieza¬ leznia próg dzialania ukladu zabezpieczajacego od napiecia zasilajacego i napiecia wyjsciowego, jest 25 niewrazliwy na zmiany parametrów tranzystorów pod wplywem temperatury a tym samym nie wy¬ maga dobierania tranzystorów o okreslonych scisle parametrach oraz stosowania elementów o zawe¬ zonych tolerancjach i nie powoduje powstawania 30 w ukladzie zasilacza stanów przejsciowych, moga¬ cych prowadzic do zniszczenia któregokolwiek ele¬ mentu lub powodujacych zaklócenia w sieci wzglednie w otoczeniu zasilacza.Na rysunku przedstawiono przyklad wykonania ukladu polaczen zabezpieczenia tranzystorów sze¬ regowych w stabilizowanych zasilaczach tranzy¬ storowych.Zgodnie z rysunkiem uklad prostowniczy zlozo¬ ny z elementów 1, 2, 3, 4, podanych przykladowo, przetwarza napiecie zmienne na napiecie stale za¬ silajace uklad stabilizujacy zlozony z tranzystora szeregowego lub tranzystorów szeregowych 5, wtórnika emiterowego lub wtórników emitero- wych 6, zasilanych napieciem pomocniczym 20, wzmacniacza sygnalu bledu 13 zasilanego napie¬ ciami pomocniczymi 21 i 22, opornika zmiennego lub oporników przelaczanych 16, opornika 19, zródla napiecia odniesienia 18 i kondensatora 17 blokujacego wyjscie 23—24.W wyzej opisanym przykladzie wykonania ukla¬ du stabilizujacego w przypadku zwarcia zacisków wyjsciowych 23—24, wielkosc pradu zwarcia okres¬ la sila elektromotoryczna ukladu prostowniczego g5 i opornosc wewnetrzna tego ukladu oraz opornosc wewnetrzna tranzystora lub tranzystorów szere¬ gowych 5 w stanie nasycenia. Z reguly opornosci te maja wartosci znacznie mniejsze niz wartosci pozadane ze wzgledu na ograniczenie pradu zwar- 60 cia do wielkosci dopuszczalnej dla tranzystorów szeregowych i z tego wzgledu konieczne jest sto¬ sowanie ukladu zabezpieczajacego, którego dzialanie powoduje zwiekszenie opornosci we¬ wnetrznej tranzystorów szeregowych 5 do 65 35 40 45 50 takiej wartosci jaka zapewni ograniczenie pradu zwarcia do wartosci dopuszczalnej.Uklad polaczen zabezpieczenia wedlug wyna¬ lazku zawiera opornik 8, na którym spadek napie¬ cia jest proporcjonalny do pradu pobieranego z zacisków wyjsciowych 23—24, opornik 7, na któ¬ rym wytwarza sie za pomoca dzielnika napiecia zlozonego z oporników 9, 11 i 12 spadek napiecia o przeciwnej polaryzacji niz na oporniku 8, tran¬ zystor 10, który w czasie normalnego dzialania ykladu stabilizujacego nie przewodzi a zaczyna przewodzic, gdy spadek napiecia na oporniku 8 stanie sie wiekszy co do bezwzglednej wartosci niz spadek napiecia na oporniku 7, przy czym prad kolektora tranzystora 10 wytwarza na opornosci wyjsciowej wzmacniacza 13 spadek napiecia po¬ wodujacy zmniejszenie pradu bazy tranzystorów 6 i 5 a tym samym wzrost opornosci wewnetrznej tranzystorów szeregowych 5, tranzystor 14 w ukla¬ dzie wtórnika emiterowego, którego baza laczy sie z punktem wspólnym oporników 16 i 19 za posrednictwem opornika separujacego 15. Napie¬ cia pomocnicze 20, 21, 22 sa mierzone w stosunku do szyny minusowej zasilacza.Przekroczenie okreslonej wartosci pradu wyj¬ sciowego wskutek przeciazenia zasilacza powodu¬ je „odetkanie" tranzystora 10 a tym samym stop¬ niowe przejmowanie sterowania pradu bazy tran¬ zystora 6 przez tranzystor 10 zamiast przez wzmacniacz 13. Powoduje to wzrost opornosci wewnetrznej tranzystora lub tranzystorów 5 a tym samym zmniejszenie napiecia na zaciskach wyj¬ sciowych 23—24, które to zmniejszenie napiecia przenosi sie przez dzielnik 16—19 na baze i odpo¬ wiednio na emiter tranzystora 14 zas przez dziel¬ nik 12, 11 i 9 powoduje zmniejszenie spadku na¬ piecia na oporniku 7 i tym samym zostaje pod¬ trzymane „odetkanie" tranzystora 10. Dalsze prze¬ ciazenie lub zwarcie wyjscia zasilacza 23—24 powo¬ duje dzieki dzialaniu tranzystorów 14 i 10 proporcjo¬ nalne w przyblizeniu zmniejszenie sie pradu wyj¬ sciowego. Usuniecie zwarcia zacisków wyjscio¬ wych 23—24 lub zwiekszenie opornosci obciazenia wyjscia 23—24 zasilacza prowadzi do dzialania ukladu zabezpieczajacego w przeciwnym kierun¬ ku t. zn. do zwiekszenia pradu wyjsciowego i z chwila, gdy opornosc obciazenia stanie sie równa minimalnej dopuszczalnej wartosci, uklad stabili¬ zujacy przejmuje z powrotem kontrole i zasilacz powraca do normalnego stanu dzialania.Uklad zabezpieczajacy reaguje natychmiast, gdyz nie zawiera elementów reaktancyjnych, które mo¬ glyby powodowac opóznienie jego dzialania. PL