PL418997A1 - Method and the system of the protection of three-phase electric devices symmetrically loaded against the effects of short circuits of single turns of windings - Google Patents
Method and the system of the protection of three-phase electric devices symmetrically loaded against the effects of short circuits of single turns of windingsInfo
- Publication number
- PL418997A1 PL418997A1 PL418997A PL41899716A PL418997A1 PL 418997 A1 PL418997 A1 PL 418997A1 PL 418997 A PL418997 A PL 418997A PL 41899716 A PL41899716 A PL 41899716A PL 418997 A1 PL418997 A1 PL 418997A1
- Authority
- PL
- Poland
- Prior art keywords
- bpl3l1
- inputs
- bpl1l2
- successive
- reference signal
- Prior art date
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Measuring Phase Differences (AREA)
Abstract
Sposób charakteryzuje się tym, że podczas pracy urządzenia sygnały z przetworników pomiarowych każdej fazy przetwarza się na postać cyfrową i dokonuje się pomiarów początkowych faz sygnałów. Na ich podstawie określa się wartości kąta przesunięcia fazowego między sąsiednimi sygnałami każdej pary, a następnie dokonuje się porównania wartości kąta przesunięcia fazowego każdej pary sygnałów z sygnałem wzorcowym o zadanej wartości Z ustalonej wcześniej dla sprawnego urządzenia w rzeczywistych warunkach zasilania. Następnie zlicza się następujące po sobie w kolejnych okresach przebiegu prądu przekroczenia zadanej wartości Z. W przypadku kiedy w kolejnym okresie nie wystąpiło przekroczenie to zliczanie rozpoczyna się od zera, natomiast kiedy przekroczenia zadanej wartości Z występują w następujących po sobie co najmniej K kolejnych okresach przebiegu prądu uruchamia się wyłączenie urządzenia. Układ do zabezpieczenia charakteryzuje się tym, że każdy z pomiarowych przetworników (PP1, PP2, PP3), połączony jest z odpowiadającym mu analogowo-cyfrowym przetwornikiem (PAC1, PAC2, PAC3). Wyjście przetwornika (PAC1) jest połączone z wejściami pomiarowych bloków (BPL1L2, BPL3L1). Wyjście przetwornika (PAC2) jest połączone z wejściami pomiarowych bloków (BPL1L2, BPL3L1), a wyjście przetwornika (PAC3) jest połączone z wejściami pomiarowych bloków (BPL2L3, BPL3L1). Wyjścia każdego z bloków (BPL1L2, BPL2L3, BPL3L1) są połączone z odpowiadającymi im wejściami cyfrowych komparatorów (KZ1, KZ2, KZ3) skalowanych sygnałem wzorcowym o zadanej wartości Z. Ponadto wejścia komparatorów (KZ1, KZ2, KZ3) są połączone z pamięcią (PZ) sygnału wzorcowego wartości zadanej, a wyjścia komparatorów (KZ1, KZ2, KZ3) są połączone z wejściem licznika przekroczeń (LP), którego wyjście jest połączone z przekaźnikiem (WU) inicjującym wyłączenie urządzenia.The method is characterized by the fact that during the device operation signals from the transducers of each phase are digitized and the initial signal phases are measured. On their basis, the values of the phase shift angle between the neighboring signals of each pair are determined, and then the value of the phase shift angle of each pair of signals is compared with the reference signal of the set value Z previously determined for a functioning device in real power conditions. Then the successive exceeding of the set Z value is counted in successive periods. In the event that the exceedance has not occurred in the next period, the counting starts from zero, whereas when the exceeded set value Z occurs in successive at least K successive periods of the current run the device switches off. The protection system is characterized by the fact that each of the measuring transducers (PP1, PP2, PP3) is connected to the corresponding analog-to-digital converter (PAC1, PAC2, PAC3). The transducer output (PAC1) is connected to the block measuring inputs (BPL1L2, BPL3L1). The transducer output (PAC2) is connected to the block measuring inputs (BPL1L2, BPL3L1), and the transducer output (PAC3) is connected to the block measuring inputs (BPL2L3, BPL3L1). The outputs of each block (BPL1L2, BPL2L3, BPL3L1) are connected to the corresponding digital comparator inputs (KZ1, KZ2, KZ3) scaled with a reference signal of the set value Z. In addition, the comparator inputs (KZ1, KZ2, KZ3) are connected to memory (PZ ) of the reference signal, and the comparator outputs (KZ1, KZ2, KZ3) are connected to the exceeded counter input (LP), the output of which is connected to the relay (WU) initiating device shutdown.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PL418997A PL232786B1 (en) | 2016-10-05 | 2016-10-05 | Method and the system of the protection of three-phase electric devices symmetrically loaded against the effects of short circuits of single turns of windings |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PL418997A PL232786B1 (en) | 2016-10-05 | 2016-10-05 | Method and the system of the protection of three-phase electric devices symmetrically loaded against the effects of short circuits of single turns of windings |
Publications (2)
Publication Number | Publication Date |
---|---|
PL418997A1 true PL418997A1 (en) | 2018-04-09 |
PL232786B1 PL232786B1 (en) | 2019-07-31 |
Family
ID=61809920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PL418997A PL232786B1 (en) | 2016-10-05 | 2016-10-05 | Method and the system of the protection of three-phase electric devices symmetrically loaded against the effects of short circuits of single turns of windings |
Country Status (1)
Country | Link |
---|---|
PL (1) | PL232786B1 (en) |
-
2016
- 2016-10-05 PL PL418997A patent/PL232786B1/en unknown
Also Published As
Publication number | Publication date |
---|---|
PL232786B1 (en) | 2019-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200358283A1 (en) | Secured fault detection in a power substation | |
US4731688A (en) | Range limitation for a protection device in a power supply network | |
KR102050255B1 (en) | Method and test device for testing wiring of transducers | |
Goh et al. | Modelling of overcurrent relay using digital signal processor | |
JP6105236B2 (en) | Merging unit | |
Maheshwari et al. | FPGA-based digital overcurrent relay with concurrent sense-process-communicate cycles | |
KR101064454B1 (en) | Apparatus and method for detecting data validity | |
RU2472169C1 (en) | Method to detect distance to area of damage on power transmission line | |
JP2013141369A5 (en) | ||
PL418997A1 (en) | Method and the system of the protection of three-phase electric devices symmetrically loaded against the effects of short circuits of single turns of windings | |
JPS62110168A (en) | Digital trouble point locating apparatus | |
CN102870304A (en) | Protection relay device and protection relay method | |
JP5298562B2 (en) | Digital protection relay | |
US10041985B2 (en) | Method and apparatus for detecting vector shift | |
JP4542519B2 (en) | Digital protective relay and its sampling device | |
JP6548841B1 (en) | Overcurrent relay | |
RU2585513C1 (en) | Digital frequency meter | |
RU2649719C1 (en) | Method of fast maximum current protection of electrical installations | |
US20210006059A1 (en) | Protection relay | |
JP2021071336A (en) | Excitation inrush current discrimination device and discrimination method | |
JP7067104B2 (en) | Digital protection relay device | |
JPH05207640A (en) | Digital relay for protection of higher harmonic filter facility | |
JP3727802B2 (en) | Protective relay device | |
RU2530736C1 (en) | Method of diagnostics and directed protection against single-phase short circuits in electrical networks | |
KR101514248B1 (en) | Power equipment for preventing mal-operation |