PL402728A1 - Sposób i układ do szyfrowania danych poufnych - Google Patents
Sposób i układ do szyfrowania danych poufnychInfo
- Publication number
- PL402728A1 PL402728A1 PL402728A PL40272813A PL402728A1 PL 402728 A1 PL402728 A1 PL 402728A1 PL 402728 A PL402728 A PL 402728A PL 40272813 A PL40272813 A PL 40272813A PL 402728 A1 PL402728 A1 PL 402728A1
- Authority
- PL
- Poland
- Prior art keywords
- input
- substitution
- output
- permutation
- encryption
- Prior art date
Links
Landscapes
- Storage Device Security (AREA)
Abstract
Sposób polega na tym, że skrzynki podstawieniowe używane do operacji permutacji i podstawiania uzależnia się od klucza (K) i jednoznacznie określa się za pomocą kombinacji liniowych stanowiących rozwinięcie bazowej skrzynki podstawieniowej. Szyfrowanie przeprowadza się w kolejnych rundach w zespołach rundy szyfrowania (4.0), gdzie wykonuje się operacje permutacji i podstawiania. Skrzynki podstawieniowe uzyskuje się wprowadzając kolejne bajty sygnału klucza (K) na wejścia bramek zespołu generowania, równocześnie z sygnałem bazowym. Z wyjść bramek AND sygnały podaje się na wejścia bramek XOR, tworząc na ich wyjściu sygnał bajtu skrzynki podstawieniowej (PS). Układ ma wejście danych szyfrowanych (In) włączone na wejście zespołu permutacji wstępnej (3.0), a wyjście zespołu permutacji wstępnej (3.0) jest przyłączone do wejścia pierwszego zespołu rundy szyfrowania (4.0), zaś wyjście danych szyfrowanych (Out) jest na wyjściu ostatniego zespołu rundy szyfrowania (4.0). Układ ma też zespół generowania (1.0) skrzynek podstawieniowych z wejściem klucza kryptograficznego (K), złożony z co najmniej ośmiu zestawów, z których każdy ma bramkę AND, której pierwsze wejście połączone jest z wejściem kolejnego bajtu sygnału klucza kryptograficznego (K), a wyjście przyłączone jest do bramki XOR, przy czym drugie wejścia wszystkich bramek AND połączone są z wyjściem pamięci ROM skrzynki bazowej połączenie z zegarem taktującym. Wyjścia wszystkich bramek XOR połączone są z wejściem pamięci RAM (2.0) skrzynek podstawieniowych. W zespole rundy szyfrowania umieszczone są kolejno połączone moduł permutacji z modułem podstawiania, którego wyjście jest wejściem następnego zespołu rundy szyfrowania.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PL402728A PL402728A1 (pl) | 2013-02-11 | 2013-02-11 | Sposób i układ do szyfrowania danych poufnych |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PL402728A PL402728A1 (pl) | 2013-02-11 | 2013-02-11 | Sposób i układ do szyfrowania danych poufnych |
Publications (1)
Publication Number | Publication Date |
---|---|
PL402728A1 true PL402728A1 (pl) | 2014-08-18 |
Family
ID=51302459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PL402728A PL402728A1 (pl) | 2013-02-11 | 2013-02-11 | Sposób i układ do szyfrowania danych poufnych |
Country Status (1)
Country | Link |
---|---|
PL (1) | PL402728A1 (pl) |
-
2013
- 2013-02-11 PL PL402728A patent/PL402728A1/pl unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU2017269736A1 (en) | Multiple-link cryptologic blockchain | |
SG10201710088QA (en) | Method and system for generation of cipher round keys by bit-mixers | |
WO2014116956A3 (en) | System and method for differential encryption | |
WO2015157735A3 (en) | Content encryption and decryption | |
DK1867096T3 (da) | Fremgangsmåde og system til modtagelse af et multimediasignal, kryptografisk enhed til denne fremgangsmåde til modtagelse og system, fremgangsmåde og sort boks til fremstilling af den kryptografiske enhed | |
GB2520778A8 (en) | Block encryption/decryption apparatus and method | |
CN105659207A (zh) | 适于生成随机位的电路的构建以及用于生成随机位的电路 | |
GB2544672A (en) | PUF and address dependent data encryption | |
GB2528226A (en) | Method performed by at least one server for processing a data packet from a first computing device to a second computing device to permit end-to-end | |
RU2008125109A (ru) | Многоканальное высокоскоростное шифрование и дешифрование | |
DE602008002998D1 (en) | Bit-generator | |
BR112018009137A8 (pt) | método de geração de uma chave principal de uma sequência de sub-chaves para operações criptográficas, método de geração de uma chave principal de sequências diretas e reversas relacionadas de sub-chaves para uso em operações criptográficas, método de decifração de uma mensagem criptografada com uma cifra de blocos, método de processamento de uma mensagem com uma cifra de blocos tendo uma programação de chave, dispositivo para geração de uma chave principal de uma sequência de sub-chaves para operações criptográficas, dispositivo para processar uma mensagem com uma cifra de blocos tendo uma programação de chave, produto de programa de computador e uma ou mais mídias legíveis por computador | |
GB2428358B (en) | Crytographic system and method for encrypting input data | |
MY163144A (en) | Cryptographic processing device, cryptographic processing method, and program | |
IN2013DE02939A (pl) | ||
TW201613416A (en) | Node-to-multinode communication | |
WO2014088668A3 (en) | Efficient cryptographic key stream generation using optimized s-box configurations | |
GB2543726A (en) | Password-based generation and management of secret cryptographic keys | |
WO2018169580A3 (en) | Strong white-box cryptography | |
GB2498063B (en) | System for checking acceptance of string by automaton | |
SG11201805601QA (en) | Process for monovalent one-to-one extraction of keys from the propagation channel | |
MX353711B (es) | Sistemas, métodos y dispositivos de comunicaciones electrónicas que tienen pérdida incrementada de información. | |
PL402728A1 (pl) | Sposób i układ do szyfrowania danych poufnych | |
KR101584220B1 (ko) | 암호화 데이터 정렬 유지를 위한 인코딩 방법 | |
JP2016503195A5 (pl) |