PL220412B1 - Sposób i układ szybkiego równoległego przetwarzania sygnałów - Google Patents

Description

Przedmiotem wynalazku jest sposób i układ do szybkiego równoległego przetwarzania sygnałów wielowymiarowych.

Z patentu np. US 7395293 i EP 2209071A2 znana jest metoda i układ szybkiej jednowymiarowej transformaty Fouriera z zastosowaniem pamięci wejściowej, gdzie dane wprowadzane i wyprowadzane są w sposób szeregowy, natomiast obliczenia współczynników transformaty wykonywane są równolegle w pętli sprzężenia zwrotnego za pomocą algorytmu FFT. W przypadku użycia tej metody do obliczenia przekształcenia sygnału wielowymiarowego należy zwiększyć ilość układów obliczeniowych FFT połączonych równolegle przedstawionych w wyżej wymienionych zgłoszeniach patentowych, co zwiększa złożoność systemu i ilość operacji obliczeniowych.

Z patentu US 6532484 znany jest układ i metoda równoległego obliczania jednowymiarowej szybkiej transformaty Fouriera w której obliczenia podzielone są na N procesów. Procesy te realizują częściowe obliczenia FFT a wyniki alokują w odpowiednio zorganizowanych pamięciach. Przedstawiona metoda i układ służy do obliczeń FFT sygnałów jednowymiarowych i zawiera wiele złożonych procesorów specjalizowanych co prowadzi do większej złożoności struktury i zmniejszenia szybkości jej działania.

Z patentu GB 2401963 znana jest równoległa metoda szybkiego przetwarzania Fouriera dla sygnałów 3 wymiarowych przy czym metoda ta zakłada zastosowanie znacznej ilości procesorów oraz dzielenie danych wejściowych na bloki w celu obliczenia przekształcenia. Taki podział spowalnia obliczenia równoległe.

Z patentu US 2002/0065862 A1 znana jest metoda równoległego obliczania wielowymiarowego przekształcenia Fouriera przy czym do obliczeń potrzebna jest złożona infrastruktura sieciowa oraz komputery/procesory w których wykonywane są kolejne wątki obliczeń. Takie rozwiązanie nie sprzyja realizacji algorytmów obliczeniowych sygnałów szybkozmiennych w trybie czasu rzeczywistego.

Wszystkie powyżej przedstawione metody i układy są dedykowane dla konkretnego typu przetwarzania (transformat) najczęściej FFT. Takie rozwiązanie ogranicza zastosowanie układów oraz metod tylko do konkretnego typu przekształcenia. Ponadto w większości znanych rozwiązań przekształceń sygnałów jedno i wielowymiarowych, obliczenia współczynników przekształcenia wykonywane są dopiero po wprowadzeniu wszystkich danych wejściowych. W większości znanych rozwiązań równoległość obliczeń opiera się na wykorzystaniu grup procesorów czy dzielenia danych na bloki co spowalnia szybkość obliczeń i wymaga złożonych i często nieekonomicznych zasobów sprzętowych. Nie znaleziono rozwiązań, gdzie w odpowiednio zorganizowanej pamięci umieszczone zostały obliczone części przekształcenia, które są następnie odpowiednio sumowane.

Obliczenie, przekształcenia sygnału wielowymiarowego klasy M-l N—l

Χρ....._q = «ρ -α, ....._nf(m,...,n,p,...,q') m=0 η=0 (1) gdzie: X_p, _q - wynik przekształcenia sygnału wielowymiarowego dla współczynnika o indeksach p,...,q, a_p...a_q - współczynniki skalujące, x_m.,,_n - wartość sygnału wejściowego o indeksach f(m,...,n,p,...,q) - funkcja transformująca, M...N - rozmiar sygnału wejściowego oraz wyjściowego, najczęściej wykonywane jest sekwencyjnie z wykorzystaniem wielu operacji matematycznych w szczególności operacji mnożenia, co istotnie ogranicza jego szybkość działania. Ponadto, każdy typ przekształcenia ma inne funkcje bazowe (przekształcające lub transformacji) f(m,...,n,p,...,q) co zawęża jego zastosowanie i uniemożliwia realizację innych przekształceń za pomocą tego samego układu. Do przekształceń klasy przedstawionej wyrażeniem (1) zaliczyć możemy jednowymiarowe i dwuwymiarowe przekształcenia DFT, DCT, DST, Mellina, Hadamarda, DHT, falkowe oraz wiele innych, w tym o wymiarowości powyżej 2. Dla niektórych z nich współczynniki skalujące mogą być równe 1.

Poniżej został opisany sposób przetwarzania sygnałów dwuwymiarowych według wynalazku. Nie ogranicza to zastosowania tej metody do przetwarzania sygnałów o większej wymiarowości. Ogólna metoda przetwarzania sygnałów dwuwymiarowych może być przedstawiona w następującej postaci:

PL 220 412 B1 (2)

M-l N-l

Xp,q = «p«q ^xm,n f(™, η, ρ, q) m=0 η=0

Oznaczenia w tym wyrażeniu odpowiadają oznaczeniom w formule (1).

Wyrażenie (2), włączając czynniki a_p,a_q pod znak sumy zapisać można w następującej postaci:

M-l N-1

Xp,q = Σ ⁿ’ Ρ’ m=0 n=0 (3)

Wewnętrzna suma tego wyrażenia może zostać rozwinięta do postaci:

M-l ^xp,q = (^xm,o fi™. 0, p, q)-ap-a_q+ x_mA f(m, 1, p, q) · a_p · a_q + ... + x_m^_N_₁ f(m, N - l,p, q) m=0

CCp * CCą').

(4)

Rozwijając sumę

M-l \

Σ· m=0 / otrzymujemy:

^xp,q = ko,o · /(0,0, p, q) · a_p a_q + x₀,i · /(0,1, p,q)-a_p-a_q+ ... + x₀,jv-i ’ /(0, N - l,p,q) · a_p a_q] + + [x₀,i · /(1,0, p,q) · a_p · a_q + χ_{1 x} · f(l,l,p,q) · a_p · a_q + ... + χ^^ f(l,N - l,p,q) a_p a_q] + ...+ +[*«-i,o ’ /(^M “ i-⁰- P’ <ł)-ap-aq+ ^xm-i,i · f(M ~ 1,1, P, q')-ap-a_ą + - + ^xm-i,n-i ' f(M -1,N -l,p,q)-a_p-a_q\.

(5)

Każdy z iloczynów x_m,_n-f(m,n,p,q)-a_p-a_q z wyrażenia (5) których ilość dla jednej wartości wyjściowej x_p,_q przekształcenia wynosi M-N-L, można obliczyć i przedstawić w postaci pamięci zorganizowanej jako sześcian o wymiarach M,N,L. W wyrażeniu tym V x_m,„ e R,x_mpi - wartość n,m-tej próbki sygnału wejściowego, me0,M-l, n e 0, V - 1, p e [ 0,1 ,. . .,M -1 ] i q e [ 0,1 ,. . .,JV - 1 ] a maksymalna ilość możliwych wartości każdej próbki wynosi . Wartości wszystkich próbek należą do tego samego zbioru wartości. Sytuację tą, dla sygnałów dwuwymiarowych, przedstawia rysunek 2. Wartości próbek wejściowych {xm,n} wraz z ich numerami reprezentowanymi np. jako kolejne takty sygnału zegarowego formują liczby ze zbioru liczb naturalnych (włączając zero), które to wartości wyznaczają odpowiednie adresy komórek pamięci z użyciem np. transkodera. Transkoder tworzy adresy komórek pamięci przedstawione w odpowiedniej formie. Sposób organizacji pamięci dla jednego kanału wyjściowego (jedna wartość wyjściowa x_pq) przedstawiony jest na rysunku 3. Polega on na podziale pamięci na M · N bloków komórek w których to blokach umieszczonych jest L komórek zawierających wcześniej obliczone i zapamiętane wartości iloczynów x_mn-f(m,n,p,q)-a_p-a_q. Aby obliczyć wartość jednego współczynnika wyjściowego należy sumować wartości odpowiednich iloczynów x_m,_nf(m,n,p,q)-a_p-a_q umieszczonych w pamięci. Adresy komórek wartości wyznaczane są przez transkoder /1/ w dwóch etapach. W pierwszym etapie przekodowuje się wartość bieżącej próbki co określa pierwszą część adresu. Druga część zostaje wyznaczona na podstawie numeru tej próbki. Zawartość komórek odczytanych na podstawie utworzonego w taki sposób adresu, są przesyłane do układu sumacyjnoakumulującego. Stąd, aby obliczyć wszystkie współczynniki wyjściowe x_pq przekształcenia ze wzoru (5), należy we wszystkich kanałach jednocześnie sumować i akumulować odpowiednie wartości umieszczone w pamięciach wszystkich równoległych kanałów. Po zsumowaniu M-N takich wartości w każdym kanale, zostaje sformowany sygnał wyjściowy, którego każda składowa jest utworzona w odpowiednim kanale. Wynik ten otrzymujemy natychmiast po podaniu ostatniej próbki x_M-i,_N-i powodującej ostatnią akumulację odpowiedniego iloczynu, po czym odbywa się odczyt obliczonych w taki

PL 220 412 B1 sposób współczynników transformacji z wyjść sumatorów-akumulujących. Następnie odbywa się zerowanie wszystkich sumatorów akumulujących.

W sposobie wg wynalazku, do szybkiego równoległego przetwarzania sygnałów, wejściowy

M-...-N wymiarowy sygnał {x_m -} o zadanej bitowości zamieniany jest na podstawie skanowania na sygnał jednowymiarowy i przesyłany jest szeregowo w postaci wartości próbek na wejście układu formującego adresy komórek pamięci.

Istotą sposobu wg wynalazku jest to, iż w celu zwiększenia szybkości obliczeń przekształcenia klasy

M-l N-1

Xp.....q = «Ρ - «q Σ - Σ ^Xm.....ⁿ f(^m’ - ’ ⁿ’ ^P’ - ’ m=0 n=0 gdzie; x_p....._ą - wynik przekształcenia sygnału wielowymiarowego dla współczynnika o indeksach p,...,q, a_p...a_q - współczynniki skalujące, x_m,._n - wartość sygnału wejściowego o indeksach m,...,n, f(m,...,n,p,...,q) - funkcja transformująca, M...N - rozmiar sygnału wejściowego oraz wyjściowego, wartości próbek wraz z ich numerami tworzą adresy odpowiednich komórek pamięci, z których to komórek równolegle odczytywane są iloczyny próbek i odpowiednich składowych funkcji transformacji oraz współczynników skalujących {x_mnf(m,n,p,q)a_paq}. Następnie iloczyny te są sumowane i akumulowane w każdym kanale oddzielnie. Do obliczeń wykorzystuje się równoległe przetwarzanie sygnału w Μ·...·Ν kanałach formujących taką samą ilość składowych sygnału wyjściowego, w rezultacie czego po Μ·...·Ν taktach formowany jest sygnał wyjściowy. W tym sposobie, każdy kanał reprezentuje odpowiednią składową sygnału wejściowego tego przetwarzania.

Układ do szybkiego równoległego przetwarzania sygnałów Μ·...·Ν wymiarowych zawierający Μ·...·Ν pamięci /2.1...2.M...N/, Μ·...·Ν sumatorów-akumulujących /3.1 ...3.M../N/ oraz układ sterowania /4/, według wynalazku charakteryzuje się tym, że sygnał wejściowy o bitowości b oraz sygnał zegarowy CLK podawane są na transkoder /1/, który formuje adresy komórek pamięci o bitowościach c. Adresy te jednocześnie podawane są na odpowiednie wejścia adresowe A wszystkich Μ·...·Ν pamięci /2.1...2.Μ·...·Ν/. Wyjście każdej pamięci /2.1...2. Μ·...·Ν/ jest połączone z wejściem sygnałowym odpowiedniego sumatora-akumulującego /3.1...3.Μ·...·Ν/ za pomocą szyny o bitowości d. Wyjściowe sygnały sumatorów-akumulujących /3.1...3.Μ·...·Ν/ o bitowości e, gdzie e>d, wyznaczają kolejne współczynniki przetwarzania we wszystkich kanałach. Wejściowy sygnał zegarowy CLK przesyłany jest także na wejście układu sterowania /4/. Układ sterowania /4/ posiada trzy wyjścia z których pierwsze (Read) jest połączone równolegle z wejściem RD wszystkich Μ·...·Ν pamięci /2.1...2.Μ·...·Ν/. Sygnał RD steruje odczytem z pamięci. Drugie wyjście układu sterującego /4/ (Add) połączone jest równolegle z wejściami Add układów sumująco-akumulujących /3.1...3.Μ·...·Ν/ wszystkich kanałów. Trzecie wyjście układu sterowania /4/ Reset, jest połączone z odpowiednim wejściem układów sumującoakumulujących /3.1...3.Μ·...·Ν/ i służy do kasowania zawartości sumatorów-akumulujących /3.1...3.Μ·...·Ν/ po ich odczycie.

Sposób według wynalazku przedstawiony został na przykład zie wykonania nie ograniczając jego stosowania.

P r z y k ł a d I

Sposób szybkiego równoległego przetwarzania sygnałów według wynalazku został przedstawiony na przykładzie dwuwymiarowego przekształcenia DCT.

Wejściowy sygnał dwuwymiarowy o rozmiarze MN po skanowaniu wierszy zamieniany jest na sygnał jednowymiarowy i przesyłany jest szeregowo w postaci próbek o wartościach całkowitych np. w ośmiobitowym kodzie PCM. Wartości te wraz z numerami kolejnych próbek służą wyznaczeniu adresów komórek pamięci (rysunek 3). W pamięci umieszczonej w każdym kanale przetwarzania xp,q, gdzie i , przechowywane są wcześniej obliczone i zapamiętane iloczyny x_m,_n ^f(m,n,p,q)^a_p^a_q z wyrażenia (5). Dla przekształcenia DCT iloczyn ten przedstawiony jest następująco:

gdzie /π·ρ·(2·7η+1)\ /π·α·(2·η+1)\

- · ^cos - · a_v a_a

V 2-M J \ 2-N J P q 'i/y/M', ,p = 0 J2/M, 1<P<M -1’ ą = o

[J2/Ń, 1 < q < N (6)

PL 220 412 B1

Podstawiając do wyrażenia (5) iloczyny przedstawione wyrażeniem (6) wyznaczone dla wartości meO,M-l i neO,JV-l jako funkcje transformujące DCT, otrzymujemy następujące sumy iloczynów (dla jednego kanału xp,q):

ί^π·Ρ\ ί^πΝ\ ^ΐο’°'^cos IFaU '^cos \?7n) '^αρ'^α« ⁺ <2 · M/ V2 · N + -^ο,Ν—ι ' fos ί^π'Ρ\ p-q-3\ ^C°^S '-2 2 ' ^C°\ 2-N 7 (^π'Ρ\ ί π q (2 (N - 1) + 1)

V2 · M' ’ ^C°^S \ 2 ·

ĆZp * CCą + ···

CCp · CCą • COS \ 2-M ) \2-N>

a_r · a_q + X, ! · cos

V 2-M J \2-N / , ί^π · P · ³\ +^%i,w-i · cos [ _2-M ) cos π q (2 · (/V - 1) + 1) ΣΟν + ··· +

Ζπ·ρ·(2·(Μ-1) + 1)\ ί^πίΐ\

- · cos — · α_Ό · a_a

V 2-M 7 \2-nJ P “?

Ζπ·ρ·(2·(Μ-1) + 1)\ Ζπ·1/·3\

V 2-M 7 V 2-N 7 P ^ą

Ζπ·ρ·(2·(Μ-1) + 1)\ Ζπ·ι;·(2·(ίν-1) + 1)\

- · cos - · a„ · a,

V 2-M 7 V 2-N 7 P ' (7)

4^-Ύμ—ι * cos Ί -Χ-Μ-Ι,Ν-1 ' COS

Liczba iloczynów zawartych w wyrażeniu (7) dla jednego kanału wynosi M-N-256 uwzględniając, że wartości wejściowe xm,n dla ośmiobitowego kodu PCM mogą przyjmować wartości od 0 do 255, L=256 (rysunek 3). Podstawiając do każdego iloczynu z wyrażenia (7) wartości xm,n z zakresu od 0 do 255 z jednoczesnym określeniem kanału przekształcającego (transformującego) xp,q, gdzie [ O, l ,. . .,M - l] i q e [ O, l ,..,N - l], obliczamy M-A-256 iloczynów a ich wartości alokujemy odpowiednio w pamięci, której organizacja jest przedstawiona na rysunku 3. Po obliczeniu i umieszczeniu w pamięciach wszystkich iloczynów przekształcenia DCT dla wszystkich kanałów, wartości kolejnych próbek sygnału dwuwymiarowego wraz z numerem kolejnym próbki formują adresy komórek pamięci i są podawane równolegle na wejścia adresowe tychże pamięci. Zawartość odczytywanych komórek pamięci podawana jest na wejścia sumatorów-akumulujących. Na wyjściu każdego sumatoraakumulującego po MN taktach formowany jest sygnał wyjściowy, który jest odpowiednią składową całego przetwarzania. Po zsumowaniu ostatnich iloczynów we wszystkich kanałach zostaje sformowany wynik całego przetwarzania, który następnie odczytuje się. Po takim odczycie zawartość akumulatorów zeruje się.

Zaletą wynalazku jest szybkie równoległe przekształcenie M-...-N wymiarowego (w szczególności jedno i dwuwymiarowego) sygnału klasy przedstawionej wyrażeniem (1), realizacja którego nie wymaga czasochłonnych operacji mnożenia. Współczynniki przekształcenia (wynik) otrzymujemy od razu po podaniu ostatniej wartości sygnału wejściowego xM-1,N-1.

Sposób według wynalazku umożliwia różne aplikacje układowe jak i programowe w szczególności umożliwia realizację niniejszego sposobu na szybkich, wydajnych, tanich a także umożliwiających pracę w czasie rzeczywistym, układach pól programowalnych takich jak np. FPGA.

Układ do szybkiego równoległego przetwarzania sygnałów Μ·...·Ν wymiarowych według wynalazku został przedstawiony na przykładzie dwuwymiarowego przekształcenia DCT sygnału o rozmiarze 8x8.

P r z y k ł a d II

Układ według wynalazku został przedstawiony na podanym schemacie blokowym przykładowego wykonania (rysunek 1) nie ograniczając jego stosowania. Na wejście szybkiego równoległego układu dwuwymiarowego przekształcenia DCT podawane są wartości sygnału w postaci wartości ośmiobitowych otrzymanych po skanowaniu kolumn lub wierszy sygnału dwuwymiarowego. Liczba wartości wejściowych dla przetwarzanego sygnału dwuwymiarowego o rozmiarze 8x8 (dla M=8 i N=8) wynosi 64. Kolejne wartości sygnału o bitowości b (w przykładzie b = 8) wraz z kolejnymi taktami sygnału zegarowego CLK są podawane na wejście transkodera /1/. Transkoder formuje i przesyła na wejście A pamięci bieżący adres komórek wszystkich 64 pamięci /2.1 ... 2.64/. Bitowość szyny adresowej Address (c) określa maksymalną adresowalną ilość komórek pamięci. W przykładzie, ilość próbek wejściowych wynosi 64. Rozmiar jednej pamięci zorganizowanej w taki sposób jak przedstawiono na rysunku 3 i opisano w Przykładzie I, dla wartości ośmiobitowych wynosi: 2⁸·64=16384 komórek.

PL 220 412 B1

W pamięci, dla ośmiobitowych sygnałów dwuwymiarowych o rozmiarze 8x8, umieszczone są następujące iloczyny:

(5) gdzie pe[ O , 1 ,. . Ί ] ,qe[ Ο , 1 ,. . ., Ί ] ,m£O , Ί ,η£θ , Ί, α_ρ

1/λ/8? ρ = Ο ,

Τνϊ¹-ρ-⁷

1/7^ <? = Ο , ^1/4,¹ - <7 - ⁷

Dla iloczynów zapisanych w formacie czterobajtowym (np. IEEE-754 single), jedna komórka pamięci składa się z czterech bajtów. Ostatecznie, pamięć dla jednego kanału ma 65536 bajtów. Sumaryczna pamięć dla wszystkich 64 kanałów wynosi: 4194304 bajty (ok. 4 MB). Po każdym ustaleniu adresu i podaniu go na wejście A pamięci oraz wygenerowaniu przez układ sterowania sygnału Read, który zezwala na odczyt komórki pamięci której wartość przesyłana jest na szynę danych o bitowości d, która w zależności od dokładności obliczeń może przyjmować rozmiar np. 4, 8 lub 10 bajtów. W przykładzie zastosowano szynę o bitowości 4 bajtów. Odczyt wartości ze wszystkich pamięci odbywa się równolegle. Odczytane wartości podawane są na wejścia sumatorów-akumulujących /3.1 ... 3.64/, których działanie wyznaczane jest przez sygnał sterujący Add formowany w układzie sterowania /4/. Po 64 taktach zegarowych wprowadzających dane na wejście układu, na wszystkich 64 wyjściach równoległych układów sumacyjno-akumulujących o bitowościach e, gdzie e>d (np. e=64) otrzymujemy wynik przekształcenia w postaci 64 współczynników przekształcenia DCT {xp,q}. Jednocześnie po odczycie układ sterowania /4/ generuje sygnał Reset powodujący kasowanie zawartości sumatorówakumulujących /3.1 ... 3.64/.

Powyżej opisany przykład realizacji układu może zostać wykonany jako specjalizowany układ do równoległego szybkiego obliczania różnych typów przekształceń sygnałów Μ·...·Ν wymiarowych. Ponadto, jego budowa może opierać się na szybkich, wydajnych, tanich a także umożliwiających pracę w czasie rzeczywistym, układach pól programowalnych takich jak np. FPGA.

Claims (4)

1. Sposób szybkiego równoległego przetwarzania sygnałów, w którym wejściowy Μ·...·Ν wymiarowy sygnał {xm,..,n} o zadanej bitowości zamieniany jest na podstawie skanowania na sygnał jednowymiarowy i przesyłany jest szeregowo w postaci wartości próbek, znamienny tym, że w celu zwiększenia szybkości obliczeń przekształcenia klasy

M-l W-l

Xp....._q = a_p -a_q^ x_m.....„ f(m,... ,n,p,..., q), m=O n=0 gdzie x_p....._q - wynik przekształcenia sygnału wielowymiarowego dla współczynnika o indeksach p,...,q, a_p...a_q - współczynniki skalujące, x_m....._n - wartość sygnału wejściowego o indeksach m,...,n, f(m.....n.

p,..,q) - funkcja transformująca, M...N - rozmiar sygnału wejściowego oraz wyjściowego, wartości próbek wraz z ich numerami tworzą adresy odpowiednich komórek pamięci, z których to komórek równolegle odczytywane są iloczyny próbek i odpowiednich składowych funkcji transformacji oraz współczynników skalujących {x_mn-f(m,n,p,q)^a_p-aq}, które następnie są sumowane i akumulowane w każdym kanale oddzielnie, przy tym do obliczeń wykorzystuje się równoległe przetwarzanie sygnału w M-.-N kanałach formujących taką samą ilość składowych sygnału wyjściowego, w rezultacie czego po M-.-N taktach formowany jest sygnał wyjściowy, przy czym każdy kanał reprezentuje odpowiednią składową sygnału wejściowego tego przetwarzania.

2. Układ do szybkiego równoległego przetwarzania sygnałów M-.-N wymiarowych zawierający M-.-N pamięci /2.1... 2.M-...-N/, sumatorów-akumulujących /3Λ...Μ-...-Ν/ oraz układ sterowania /4/, znamienny tym, że sygnał wejściowy o bitowości b oraz sygnał zegarowy CLK podawane są na transkoder /1/, który formuje adresy komórek pamięci o bitowościach c, adresy te jednocześnie podawane są na odpowiednie wejścia adresowe A wszystkich M-.-N pamięci /2.1... 2.M-...-N/, wyjście każdej

PL 220 412 B1 pamięci /2.1...M-...-N/ jest połączone z wejściem sygnałowym odpowiedniego sumatora-akumulującego /3.1...

3.M-...-N/ za pomocą szyny o bitowości d, natomiast wyjściowe sygnały sumatorówakumulujących /3.1... 3.M-...-N/ o bitowości e, gdzie e>d, wyznaczają kolejne współczynniki przetwarzania we wszystkich kanałach, wejściowy sygnał zegarowy CLK przesyłany jest także na wejście układu sterowania /4/, układ sterowania /4/ posiada trzy wyjścia z których pierwsze (Read) jest połączone równolegle z wejściem RD wszystkich M-...-N pamięci /2.1...M-...-W/, sygnał RD steruje odczytem z pamięci, drugie wyjście układu sterującego /4/ (Add) połączone jest równolegle z wejściami Add układów sumująco-akumulujących /3.1... 3.M-...-N/ wszystkich kanałów, trzecie wyjście układu sterowania

/4/ Reset, jest połączone z odpowiednim wejściem układów sumująco-akumulujących /3.1...M-...-N/ i służy do kasowania zawartości sumatorów-akumulujących /3.1...3.M-...-N/ po ich odczycie.